资源列表
[其它资源] Behaviouralmodelofasimple8-bitCPU
说明:个人认为几个比较实用的VHDL源码之二——Behavioural model of a simple 8-bit CPU-think of a few more practical VHDL source bis -- Behavioral mode l of a simple 8-bit CPU<xingqiba> 在 2008-10-13 上传 | 大小:1.4kb | 下载:1
[其它资源] my_design_frequency
说明:在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。-in digital circuits, and often the need for higher frequency for the<卢吉恩> 在 2008-10-13 上传 | 大小:1.4kb | 下载:0