文件名称:ctc
介绍说明－－下载内容均来自于网络，请自行研究使用
(系统自动生成,下载前可以参看下载内容)
下载文件列表
仿真程序
........\FEC_DECODER_new1_10
........\...................\modelsim
........\...................\........\220model
........\...................\........\........\@l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
........\...................\........\........\....................................\verilog.asm
........\...................\........\........\....................................\_primary.dat
........\...................\........\........\....................................\_primary.vhd
........\...................\........\........\@l@p@m_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
........\...................\........\........\....................................\verilog.asm
........\...................\........\........\....................................\_primary.dat
........\...................\........\........\....................................\_primary.vhd
........\...................\........\........\@l@p@m_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
........\...................\........\........\................................................\verilog.asm
........\...................\........\........\................................................\_primary.dat
........\...................\........\........\................................................\_primary.vhd
........\...................\........\........\lpm_abs
........\...................\........\........\.......\verilog.asm
........\...................\........\........\.......\_primary.dat
........\...................\........\........\.......\_primary.vhd
........\...................\........\........\lpm_add_sub
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_and
........\...................\........\........\.......\verilog.asm
........\...................\........\........\.......\_primary.dat
........\...................\........\........\.......\_primary.vhd
........\...................\........\........\lpm_bipad
........\...................\........\........\.........\verilog.asm
........\...................\........\........\.........\_primary.dat
........\...................\........\........\.........\_primary.vhd
........\...................\........\........\lpm_bustri
........\...................\........\........\..........\verilog.asm
........\...................\........\........\..........\_primary.dat
........\...................\........\........\..........\_primary.vhd
........\...................\........\........\lpm_clshift
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_compare
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_constant
........\...................\........\........\............\verilog.asm
........\...................\........\........\............\_primary.dat
........\...................\........\........\............\_primary.vhd
........\...................\........\........\lpm_counter
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_decode
........\...................\........\........\..........\verilog.asm
........\...................\........\........\..........\_primary.dat
........\...................\........\........\..........\_primary.vhd
........\...................\........\........\lpm_divide
........\...................\........\........\..
........\FEC_DECODER_new1_10
........\...................\modelsim
........\...................\........\220model
........\...................\........\........\@l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
........\...................\........\........\....................................\verilog.asm
........\...................\........\........\....................................\_primary.dat
........\...................\........\........\....................................\_primary.vhd
........\...................\........\........\@l@p@m_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
........\...................\........\........\....................................\verilog.asm
........\...................\........\........\....................................\_primary.dat
........\...................\........\........\....................................\_primary.vhd
........\...................\........\........\@l@p@m_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
........\...................\........\........\................................................\verilog.asm
........\...................\........\........\................................................\_primary.dat
........\...................\........\........\................................................\_primary.vhd
........\...................\........\........\lpm_abs
........\...................\........\........\.......\verilog.asm
........\...................\........\........\.......\_primary.dat
........\...................\........\........\.......\_primary.vhd
........\...................\........\........\lpm_add_sub
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_and
........\...................\........\........\.......\verilog.asm
........\...................\........\........\.......\_primary.dat
........\...................\........\........\.......\_primary.vhd
........\...................\........\........\lpm_bipad
........\...................\........\........\.........\verilog.asm
........\...................\........\........\.........\_primary.dat
........\...................\........\........\.........\_primary.vhd
........\...................\........\........\lpm_bustri
........\...................\........\........\..........\verilog.asm
........\...................\........\........\..........\_primary.dat
........\...................\........\........\..........\_primary.vhd
........\...................\........\........\lpm_clshift
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_compare
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_constant
........\...................\........\........\............\verilog.asm
........\...................\........\........\............\_primary.dat
........\...................\........\........\............\_primary.vhd
........\...................\........\........\lpm_counter
........\...................\........\........\...........\verilog.asm
........\...................\........\........\...........\_primary.dat
........\...................\........\........\...........\_primary.vhd
........\...................\........\........\lpm_decode
........\...................\........\........\..........\verilog.asm
........\...................\........\........\..........\_primary.dat
........\...................\........\........\..........\_primary.vhd
........\...................\........\........\lpm_divide
........\...................\........\........\..