文件名称:add_ff8cin
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
触发器实现的,8位全加器的VHDL语言实现,适用于altera系列的FPGA-Flip-flop to achieve, eight full adder realize the VHDL language, applicable to altera series FPGA
(系统自动生成,下载前可以参看下载内容)
下载文件列表
add_ff8cin.vhd