文件名称:200652519182195904
介绍说明－－下载内容均来自于网络，请自行研究使用
介绍了vhdl语言的知识,包括元件,加法器,计数器等的编程-introduced VHDL language knowledge, including components, Adder, counters and other programming
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL基本语法
............\元件例化与层次设计.txt
............\加法器：generate语句的应用.txt
............\将16进制转化为std_logic.txt
............\无符号数到整数的转换.vhd
............\条件赋值：使用when else语句.vhd
............\条件赋值：使用列举类型.vhd
............\条件赋值：使用多路选择器.vhd
............\计数器：generate语句的应用.txt
............\计数器：GENERIC语句的应用.txt
............\计数器：std_logic_unsigned的用法.txt
............\计数器：wait语句的应用.txt
............\元件例化与层次设计.txt
............\加法器：generate语句的应用.txt
............\将16进制转化为std_logic.txt
............\无符号数到整数的转换.vhd
............\条件赋值：使用when else语句.vhd
............\条件赋值：使用列举类型.vhd
............\条件赋值：使用多路选择器.vhd
............\计数器：generate语句的应用.txt
............\计数器：GENERIC语句的应用.txt
............\计数器：std_logic_unsigned的用法.txt
............\计数器：wait语句的应用.txt