文件名称:宇闻著Verilog数字系统设计教程
下载1 (3.5mb)
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
此书,是FPGA最经典入门教程。北航夏宇闻的
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 宇闻著Verilog数字系统设计教程word版.doc 列表