文件名称:200759102123376
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog HDL数字控制系统设计实例
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 27796740200759102123376.rar 列表 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\db\subtracter_1.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_1\subtracter_1.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.(1).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.(1).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\db\counter_4_bit.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\counter_4_bit.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\counter_4_bit\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\db\num1_1.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\num1_1.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\num1_1\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.icc 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.(1).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.(1).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\db\subtracter_4.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_1.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.sof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\subtracter_4.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第1章\subtracter_4\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\db\ROM_3_4.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\ROM_3_4.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\ROM_3_4\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\db\SRAM_8_8.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\SRAM_8_8.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\SRAM_8_8\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\FIFO_8_8.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\FIFO_8_8.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\db\FIFO_8_8.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\db\FIFO_8_8.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\db\FIFO_8_8.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\FIFO_8_8.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\FIFO_8_8.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_8_8\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.(1).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.(1).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\db\FIFO_16_16.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.sof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\FIFO_16_16.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\FIFO_16_16\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\Buffer_3.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Buffer_3\db\Buffer_3.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\Coder_8_3.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sim.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.cmp.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sim.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sim.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.sld_design_entry.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Coder_8_3\db\Coder_8_3.eco.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.qpf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.qsf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.map.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.map.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.flow.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.map.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.fit.eqn 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.pin 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.fit.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.fit.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.pof 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.asm.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.tan.summary 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.tan.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.done 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.vwf 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.sim.rpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.v 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\Compare_8_bits.qws 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\cmp_state.ini 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.db_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.hif 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.psp 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.syn_hier_info 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits_cmp.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.eds_overflow 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits_sim.qrpt 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.map.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.(0).cnf.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.(0).cnf.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.rtlv_sg.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.rtlv.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.rtlv_sg_swap.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.pre_map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.pre_map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.sgdiff.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.sgdiff.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.sld_design_entry_dsc.sci 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.map.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.map.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.fit.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.asm.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.tan.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.cmp.tdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.cmp0.ddb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.cmp.cdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.cmp.hdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.cmp.rdb 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bits\db\Compare_8_bits.sim.qmsg 《Verilog HDL数字控制系统设计实例》-冼进-源代码-4469\第2章\Compare_8_bi