文件名称:加扰器解扰器设计
介绍说明--下载内容均来自于网络,请自行研究使用
加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现:互补CMOS结构、有比电路、差 分共源-共栅电压开关逻辑(DCVSL),传输门逻辑、互补传输晶体管逻辑(CPL)或动态电 路结构,也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)
相关搜索: 加扰器解扰器设计
(系统自动生成,下载前可以参看下载内容)
下载文件列表
文件名 | 大小 | 更新时间 |
---|---|---|
加扰器解扰器设计.doc | 429389 | 2018-08-29 |