文件名称:三角函数的Verilog HDL语言实现
介绍说明--下载内容均来自于网络,请自行研究使用
以Actel FPGA作为控制核心,通过自然采样法比较1个三角载波和3个相位差为1 200的正弦波,利用Verilog HDL语言实现死区时间可调的SPWM全数字算法,并在Fushion StartKit开发板上实现SPWM全数字算法。(With Actel FPGA as the control core, between 1 and 3 triangular carrier phase difference of 1200 sine wave by natural sampling, realize the adjustable dead time using Verilog HDL language of the SPWM digital algorithm and digital SPWM algorithm is realized in Fushion StartKit development board.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
三角函数的Verilog HDL语言实现.docx