文件名称:usb11_sim_model_latest.tar
- 所属分类：
- VHDL编程
- 资源属性：
- 上传时间：
- 2017-07-06
- 文件大小：
- 96kb
- 下载次数：
- 0次
- 提 供 者：
- budav******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
VHDL/Verilog implementation
相关搜索： usb
(系统自动生成,下载前可以参看下载内容)
下载文件列表
3342818f0e477be936bc5d01f13cc61f