文件名称:complier-time-in-synthesis
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
fpga综合是一件极其耗费时间的工作，很多设计经常要花费几个小时才能完成synthesise，这个教程则从基本设计上讲解一些缩减综合时间的方法论-fpga synthesis is an extremely time-consuming work, a lot of design often take several hours to complete synthesise, this tutorial explain some reduction the integration time on the basic design methodology
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DESIGN~1.PPT