文件名称:VHDL_Multiplier
介绍说明－－下载内容均来自于网络，请自行研究使用
三种 VHDL 实现乘法器的方法，可以用于学习FPGA的时序、组合电路，同时附带了 TestBench 程序-Three kinds of methods to achieve multiplier in VHDL, with TestBench
(系统自动生成,下载前可以参看下载内容)
下载文件列表
MultiplyA.vhd
MultiplyB.vhd
MultiplyC.vhd
MultiTestA.vhd
MultiTestB.vhd
MultiTestC.vhd