文件名称:Triangle
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
vhdl 实现三角波输出，分辨率可调，与比较器连用可以实现PWM输出-VHDL generic Triangle，ENTITY Triangle IS
port(
rst : in std_logic
clk : in std_logic
tri_data:out std_logic_vector(7 downto 0)
)
end Triangle
port(
rst : in std_logic
clk : in std_logic
tri_data:out std_logic_vector(7 downto 0)
)
end Triangle
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Triangle.txt