文件名称:FSK
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA实现FSK调制，带Modelsim仿真，实际系统测试通过，载波信号，信号频率等可调。-FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FSK
...\Code
...\....\DDS.v
...\....\FSK.v
...\....\FSK_tb.v
...\....\FSK_tb.v.bak
...\....\Fs_Gen.v
...\....\m.v
...\....\SIN14Bit.mif
...\....\SinRom.v
...\Modelsim
...\........\FSK.cr.mti
...\........\FSK.mpf
...\........\SIN14Bit.mif
...\........\SIN14Bit.ver
...\........\vsim.wlf
...\........\work
...\........\....\@d@d@s
...\........\....\......\verilog.asm
...\........\....\......\verilog.rw
...\........\....\......\_primary.dat
...\........\....\......\_primary.dbs
...\........\....\......\_primary.vhd
...\........\....\@f@s@k
...\........\....\......\verilog.asm
...\........\....\......\verilog.rw
...\........\....\......\_primary.dat
...\........\....\......\_primary.dbs
...\........\....\......\_primary.vhd
...\........\....\@sin@rom
...\........\....\........\verilog.asm
...\........\....\........\verilog.rw
...\........\....\........\_primary.dat
...\........\....\........\_primary.dbs
...\........\....\........\_primary.vhd
...\........\....\fs_@gen
...\........\....\.......\verilog.asm
...\........\....\.......\verilog.rw
...\........\....\.......\_primary.dat
...\........\....\.......\_primary.dbs
...\........\....\.......\_primary.vhd
...\........\....\m_tb
...\........\....\....\verilog.asm
...\........\....\....\verilog.rw
...\........\....\....\_primary.dat
...\........\....\....\_primary.dbs
...\........\....\....\_primary.vhd
...\........\....\wsj
...\........\....\...\verilog.asm
...\........\....\...\verilog.rw
...\........\....\...\_primary.dat
...\........\....\...\_primary.dbs
...\........\....\...\_primary.vhd
...\........\....\_info
...\........\....\_temp
...\........\....\_vmake