文件名称:DSB
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA中实现的DSB的AM调制，带Modelsim仿真，实际测试通过：载波频率，信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DSB
...\Code
...\....\AM.v
...\....\AM_tb.v
...\....\AM_tb.v.bak
...\....\CarrierWave.v
...\....\ModulateWave.v
...\....\ModulateWave.v.bak
...\....\Mult_10bs.v
...\....\Mult_14BS.v
...\....\sin.mif
...\....\sin_rom_10b.v
...\Modelsim
...\........\DSB.mpf
...\........\sin.mif
...\........\sin.ver
...\........\vsim.wlf
...\........\work
...\........\....\@a@m
...\........\....\....\verilog.asm
...\........\....\....\verilog.rw
...\........\....\....\_primary.dat
...\........\....\....\_primary.dbs
...\........\....\....\_primary.vhd
...\........\....\@carrier@wave
...\........\....\.............\verilog.asm
...\........\....\.............\verilog.rw
...\........\....\.............\_primary.dat
...\........\....\.............\_primary.dbs
...\........\....\.............\_primary.vhd
...\........\....\@modulate@wave
...\........\....\..............\verilog.asm
...\........\....\..............\verilog.rw
...\........\....\..............\_primary.dat
...\........\....\..............\_primary.dbs
...\........\....\..............\_primary.vhd
...\........\....\@mult_10bs
...\........\....\..........\verilog.asm
...\........\....\..........\verilog.rw
...\........\....\..........\_primary.dat
...\........\....\..........\_primary.dbs
...\........\....\..........\_primary.vhd
...\........\....\@mult_14@b@s
...\........\....\............\verilog.asm
...\........\....\............\verilog.rw
...\........\....\............\_primary.dat
...\........\....\............\_primary.dbs
...\........\....\............\_primary.vhd
...\........\....\m_tb
...\........\....\....\verilog.asm
...\........\....\....\verilog.rw
...\........\....\....\_primary.dat
...\........\....\....\_primary.dbs
...\........\....\....\_primary.vhd
...\........\....\sin_rom_10b
...\........\....\...........\verilog.asm
...\........\....\...........\verilog.rw
...\........\....\...........\_primary.dat
...\........\....\...........\_primary.dbs
...\........\....\...........\_primary.vhd
...\........\....\_info
...\........\....\_temp
...\........\....\_vmake