文件名称:clock
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
一个能在电路板上实现时钟显示功能、计数功能、闹钟功能的VHDL源码-One can achieve on the circuit board clock display, counting function, alarm clock function VHDL source code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clock\clock.qpf
.....\clock.qsf
.....\clock.map.summary
.....\clock.pin
.....\clock.fit.smsg
.....\clock.fit.summary
.....\clock.sof
.....\clock.pof
.....\clock.tan.summary
.....\clock.done
.....\clock.jbc
.....\clock.dpf
.....\clock.vhd.bak
.....\clock.vhd
.....\clock.map.rpt
.....\clock.fit.rpt
.....\clock.asm.rpt
.....\clock.tan.rpt
.....\clock.flow.rpt
.....\clock.qws
.....\db\clock.db_info
.....\..\clock.tan.qmsg
.....\..\clock.map_bb.logdb
.....\..\clock.cmp.rdb
.....\..\clock.cbx.xml
.....\..\clock.hif
.....\..\clock.rtlv_sg_swap.cdb
.....\..\clock.pre_map.hdb
.....\..\clock.pre_map.cdb
.....\..\clock.sgdiff.cdb
.....\..\clock.sgdiff.hdb
.....\..\clock.fit.qmsg
.....\..\clock.cmp.logdb
.....\..\clock.rtlv_sg.cdb
.....\..\clock.asm.qmsg
.....\..\clock.signalprobe.cdb
.....\..\clock.rtlv.hdb
.....\..\clock.map.cdb
.....\..\clock.hier_info
.....\..\clock.asm_labs.ddb
.....\..\clock.sld_design_entry.sci
.....\..\clock.cmp2.ddb
.....\..\clock.psp
.....\..\clock.dbp
.....\..\clock.pss
.....\..\clock.cmp.ecobp
.....\..\clock.syn_hier_info
.....\..\prev_cmp_clock.map.qmsg
.....\..\clock.cmp_bb.logdb
.....\..\prev_cmp_clock.fit.qmsg
.....\..\clock.map.ecobp
.....\..\clock.eco.cdb
.....\..\prev_cmp_clock.asm.qmsg
.....\..\prev_cmp_clock.tan.qmsg
.....\..\clock.map.hdb
.....\..\prev_cmp_clock.qmsg
.....\..\clock.map.qmsg
.....\..\clock.sld_design_entry_dsc.sci
.....\..\clock.map.bpm
.....\..\clock.map_bb.cdb
.....\..\clock.map_bb.hdb
.....\..\clock.map.logdb
.....\..\clock.cmp.tdb
.....\..\clock.cmp_bb.hdb
.....\..\clock.cmp.cdb
.....\..\clock.cmp.hdb
.....\..\clock.tis_db_list.ddb
.....\..\clock.cmp_bb.rcf
.....\..\clock.cmp.bpm
.....\..\clock.cmp_bb.cdb
.....\..\clock.cmp0.ddb
.....\db
clock