文件名称:emif_tt
介绍说明－－下载内容均来自于网络，请自行研究使用
实现dsp与fpga的emif的verilog异步实现，可实现异步读写以及相应功能模块控制，文件中包含仿真后的波形图形以及仿真测试程序，运行环境quartus ii11.0，仿真环境mmodelsim se 6.5d-Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d
(系统自动生成,下载前可以参看下载内容)
下载文件列表
emif_tt
.......\Thumbs.db
.......\sim
.......\...\dec_data.txt
.......\...\emif_tt.cr.mti
.......\...\emif_tt.mpf
.......\...\rom_data_fft.mif
.......\...\rom_data_fft_ini.mif
.......\...\rom_data_fft_ini.ver
.......\...\rom_data_ini.mif
.......\...\vsim.wlf
.......\...\work
.......\...\....\_info
.......\...\....\_temp
.......\...\....\_vmake
.......\...\....\butterfly
.......\...\....\.........\_primary.dat
.......\...\....\.........\_primary.dbs
.......\...\....\.........\_primary.vhd
.......\...\....\.........\verilog.asm
.......\...\....\.........\verilog.rw
.......\...\....\control
.......\...\....\.......\_primary.dat
.......\...\....\.......\_primary.dbs
.......\...\....\.......\_primary.vhd
.......\...\....\.......\verilog.asm
.......\...\....\.......\verilog.rw
.......\...\....\data_input
.......\...\....\..........\_primary.dat
.......\...\....\..........\_primary.dbs
.......\...\....\..........\_primary.vhd
.......\...\....\..........\verilog.asm
.......\...\....\..........\verilog.rw
.......\...\....\data_output
.......\...\....\...........\_primary.dat
.......\...\....\...........\_primary.dbs
.......\...\....\...........\_primary.vhd
.......\...\....\...........\verilog.asm
.......\...\....\...........\verilog.rw
.......\...\....\emif_brg
.......\...\....\........\_primary.dat
.......\...\....\........\_primary.dbs
.......\...\....\........\_primary.vhd
.......\...\....\........\verilog.asm
.......\...\....\........\verilog.rw
.......\...\....\fft
.......\...\....\...\_primary.dat
.......\...\....\...\_primary.dbs
.......\...\....\...\_primary.vhd
.......\...\....\...\verilog.asm
.......\...\....\...\verilog.rw
.......\...\....\fifo_out
.......\...\....\........\_primary.dat
.......\...\....\........\_primary.dbs
.......\...\....\........\_primary.vhd
.......\...\....\........\verilog.asm
.......\...\....\........\verilog.rw
.......\...\....\mult16x16
.......\...\....\.........\_primary.dat
.......\...\....\.........\_primary.dbs
.......\...\....\.........\_primary.vhd
.......\...\....\.........\verilog.asm
.......\...\....\.........\verilog.rw
.......\...\....\overflow_detect
.......\...\....\...............\_primary.dat
.......\...\....\...............\_primary.dbs
.......\...\....\...............\_primary.vhd
.......\...\....\...............\verilog.asm
.......\...\....\...............\verilog.rw
.......\...\....\ram64x36_dp
.......\...\....\...........\_primary.dat
.......\...\....\...........\_primary.dbs
.......\...\....\...........\_primary.vhd
.......\...\....\...........\verilog.asm
.......\...\....\...........\verilog.rw
.......\...\....\reg_ctrl_fft
.......\...\....\............\_primary.dat
.......\...\....\............\_primary.dbs
.......\...\....\............\_primary.vhd
.......\...\....\............\verilog.asm
.......\...\....\............\verilog.rw
.......\...\....\rom64@x32
.......\...\....\.........\_primary.dat
.......\...\....\.........\_primary.dbs
.......\...\....\.........\_primary.vhd
.......\...\....\.........\verilog.asm
.......\...\....\.........\verilog.rw
.......\...\....\rom_data_fft
.......\...\....\............\_primary.dat
.......\...\....\............\_primary.dbs
.......\...\....\............\_primary.vhd
.......\...\....\............\verilog.asm
.......\...\....\............\verilog.rw
.......\...\....\shift
.......\...\....\.....\_primary.dat
.......\...\....\.....\_primary.dbs
.......\...\....\.....\_primary.vhd
.......\...\....\.....\verilog.asm
.......\...\....\.....\verilog.rw
.......\...\....\tb_fft