文件名称:sim
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
8位的CPU设计，4条非R型指令，4条R型指令-CPU design of 8 bit, 4 non R type instruction, 4 R type instruction
(系统自动生成,下载前可以参看下载内容)
下载文件列表
sim
...\memfile.dat
...\memfile2.dat
...\mips.v
...\mips.v.bak
...\sim.cr.mti
...\sim.mpf
...\transcript
...\vsim.wlf
...\work
...\....\_info
...\....\alu
...\....\...\_primary.dat
...\....\...\_primary.vhd
...\....\...\verilog.asm
...\....\alucontrol
...\....\..........\_primary.dat
...\....\..........\_primary.vhd
...\....\..........\verilog.asm
...\....\controller
...\....\..........\_primary.dat
...\....\..........\_primary.vhd
...\....\..........\verilog.asm
...\....\datapath
...\....\........\_primary.dat
...\....\........\_primary.vhd
...\....\........\verilog.asm
...\....\exmemory
...\....\........\_primary.dat
...\....\........\_primary.vhd
...\....\........\verilog.asm
...\....\flop
...\....\....\_primary.dat
...\....\....\_primary.vhd
...\....\....\verilog.asm
...\....\flopen
...\....\......\_primary.dat
...\....\......\_primary.vhd
...\....\......\verilog.asm
...\....\flopenr
...\....\.......\_primary.dat
...\....\.......\_primary.vhd
...\....\.......\verilog.asm
...\....\mips
...\....\....\_primary.dat
...\....\....\_primary.vhd
...\....\....\verilog.asm
...\....\mux2
...\....\....\_primary.dat
...\....\....\_primary.vhd
...\....\....\verilog.asm
...\....\mux4
...\....\....\_primary.dat
...\....\....\_primary.vhd
...\....\....\verilog.asm
...\....\regfile
...\....\.......\_primary.dat
...\....\.......\_primary.vhd
...\....\.......\verilog.asm
...\....\top
...\....\...\_primary.dat
...\....\...\_primary.vhd
...\....\...\verilog.asm
...\....\zerodetect
...\....\..........\_primary.dat
...\....\..........\_primary.vhd
...\....\..........\verilog.asm
...\新建文本文档.txt