文件名称:uartverilog
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA串口通信，已在FPGA实验板上用串口调试助手实验成功，可以硬件实现。-FPGA serial communication experiment was a success in the FPGA board serial debugging assistant, can be implemented in hardware.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uartverilog\my_uart_rx.v
...........\my_uart_top.done
...........\my_uart_top.dpf
...........\my_uart_top.fit.smsg
...........\my_uart_top.fit.summary
...........\my_uart_top.jpg
...........\my_uart_top.map.smsg
...........\my_uart_top.map.summary
...........\my_uart_top.pin
...........\my_uart_top.pof
...........\my_uart_top.qpf
...........\my_uart_top.qsf
...........\my_uart_top.qws
...........\my_uart_top.tan.summary
...........\my_uart_top.v
...........\my_uart_top_assignment_defaults.qdf
...........\my_uart_tx.v
...........\speed_select.v
uartverilog