文件名称:sata_controller_core_latest
介绍说明--下载内容均来自于网络,请自行研究使用
sata_controller in verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
sata_controller_core_latest
...........................\sata_controller_core
...........................\....................\branches
...........................\....................\tags
...........................\....................\trunk
...........................\....................\.....\sata2_bus_v1_00_a
...........................\....................\.....\.................\base_system
...........................\....................\.....\.................\...........\blockdiagram
...........................\....................\.....\.................\...........\ChipScope
...........................\....................\.....\.................\...........\.........\project.cpj
...........................\....................\.....\.................\...........\data
...........................\....................\.....\.................\...........\....\system.ucf
...........................\....................\.....\.................\...........\etc
...........................\....................\.....\.................\...........\...\bitgen.ut
...........................\....................\.....\.................\...........\...\download.cmd
...........................\....................\.....\.................\...........\...\fast_runtime.opt
...........................\....................\.....\.................\...........\init_bram.sh
...........................\....................\.....\.................\...........\pcores
...........................\....................\.....\.................\...........\......\npi_core_v1_00_a
...........................\....................\.....\.................\...........\......\................\coregen
...........................\....................\.....\.................\...........\......\................\.......\.lso
...........................\....................\.....\.................\...........\......\................\.......\coregen.cgp
...........................\....................\.....\.................\...........\......\................\.......\Makefile
...........................\....................\.....\.................\...........\......\................\.......\npi_if_ila.xco
...........................\....................\.....\.................\...........\......\................\.......\npi_if_tx_ila.xco
...........................\....................\.....\.................\...........\......\................\.......\npi_ila.xco
...........................\....................\.....\.................\...........\......\................\.......\rx_fifo.xco
...........................\....................\.....\.................\...........\......\................\.......\tx_fifo.xco
...........................\....................\.....\.................\...........\......\................\data
...........................\....................\.....\.................\...........\......\................\....\npi_core_v2_1_0.bbd
...........................\....................\.....\.................\...........\......\................\....\npi_core_v2_1_0.mpd
...........................\....................\.....\.................\...........\......\................\....\npi_core_v2_1_0.pao
...........................\....................\.....\.................\...........\......\................\devl
...........................\....................\.....\.................\...........\......\................\....\create.cip
...........................\....................\.....\.................\...........\......\................\....\ipwiz.log
...........................\....................\.....\.................\...........\......\................\....\ipwiz.opt
...........................\....................\.....\.................\...........\......\................\....\README.txt
...........................\....................\.....\.................\...........\......\................\hdl
...........................\....................\.....\.................\...........\......\................\...\vh