压缩包 : 61549854veriloghdl.rar 列表
王金明：《Verilog HDL 程序设计教程》程序\chap10\acc.acf
王金明：《Verilog HDL 程序设计教程》程序\chap10\acc.hif
王金明：《Verilog HDL 程序设计教程》程序\chap10\acc.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\accn.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\add8.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\adder8.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\block1.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\block2.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\block3.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\block4.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\control.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\fsm.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\longframe1.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\longframe2.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\pipeline.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\reg8.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\resource1.v
王金明：《Verilog HDL 程序设计教程》程序\chap10\resource2.v
王金明：《Verilog HDL 程序设计教程》程序\chap10
王金明：《Verilog HDL 程序设计教程》程序\chap11\account.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\clock.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\count10.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\fre_ctrl.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\latch_16.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\paobiao.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\sell.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\song.v
王金明：《Verilog HDL 程序设计教程》程序\chap11\traffic.v
王金明：《Verilog HDL 程序设计教程》程序\chap11
王金明：《Verilog HDL 程序设计教程》程序\chap12\add_ahead.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\add_bx.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\add_jl.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\add_tree.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\correlator.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\crc.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\cycle.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\decoder1.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\decoder2.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\fir.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\linear.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\mult.v
王金明：《Verilog HDL 程序设计教程》程序\chap12\mult4x4.v
王金明：《Verilog HDL 程序设计教程》程序\chap12
王金明：《Verilog HDL 程序设计教程》程序\chap3\adder4.acf
王金明：《Verilog HDL 程序设计教程》程序\chap3\adder4.hif
王金明：《Verilog HDL 程序设计教程》程序\chap3\adder4.ndb
王金明：《Verilog HDL 程序设计教程》程序\chap3\adder4.v
王金明：《Verilog HDL 程序设计教程》程序\chap3\adder_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap3\aoi.v
王金明：《Verilog HDL 程序设计教程》程序\chap3\count4.v
王金明：《Verilog HDL 程序设计教程》程序\chap3\count4_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap3
王金明：《Verilog HDL 程序设计教程》程序\chap5\adder.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\adder16.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\alu.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\block.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\buried_ff.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\compile.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\count.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\count60.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\decode4_7.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\loop1.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\loop2.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\loop3.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mult_for.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mult_repeat.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mux21_1.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mux21_2.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mux4_1.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\mux_casez.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\non_block.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\test.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\voter7.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\wave1.v
王金明：《Verilog HDL 程序设计教程》程序\chap5\wave2.v
王金明：《Verilog HDL 程序设计教程》程序\chap5
王金明：《Verilog HDL 程序设计教程》程序\chap6\alutask.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\alu_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\code_83.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\count.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\funct.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\funct_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\paral1.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\paral2.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\serial1.v
王金明：《Verilog HDL 程序设计教程》程序\chap6\serial2.v
王金明：《Verilog HDL 程序设计教程》程序\chap6
王金明：《Verilog HDL 程序设计教程》程序\chap7\add4_1.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\add4_2.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\add4_3.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\count4.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\full_add1.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\full_add2.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\full_add3.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\full_add4.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\full_add5.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\half_add1.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\half_add2.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\half_add3.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\half_add4.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux2_1a.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux2_1b.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux2_1c.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux4_1a.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux4_1b.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux4_1c.v
王金明：《Verilog HDL 程序设计教程》程序\chap7\mux4_1d.v
王金明：《Verilog HDL 程序设计教程》程序\chap7
王金明：《Verilog HDL 程序设计教程》程序\chap8\add8_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\carry_udp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\carry_udpx1.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\carry_udpx2.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\count8_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\delay.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\dff.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\dff_udp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\latch.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\mult_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\mux31.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\mux_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\random_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\rom.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\test1.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\test2.v
王金明：《Verilog HDL 程序设计教程》程序\chap8\time_dif.v
王金明：《Verilog HDL 程序设计教程》程序\chap8
王金明：《Verilog HDL 程序设计教程》程序\chap9\bidir.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\bidir2.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\code_83.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\decode47.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\decoder_38.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\dff.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\dff1.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\dff2.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\encoder8_3.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\gate1.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\gate2.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\gate3.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\jk_ff.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\johnson.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\latch_1.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\latch_2.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\latch_8.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mac.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mac_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\map_lpm_ram.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mpc.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mpc_tp.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mux_case.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\mux_if.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\parity.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\ram256x8.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\reg8.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\rom.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\serial_pal.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\shifter.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\tri_1.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\tri_2.v
王金明：《Verilog HDL 程序设计教程》程序\chap9\updown_count.v
王金明：《Verilog HDL 程序设计教程》程序\chap9
王金明：《Verilog HDL 程序设计教程》程序\examples.pdf
王金明：《Verilog HDL 程序设计教程》程序