文件名称:ep1c12_15_clock
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
数字钟设计：该程序完成了在Quartus Ⅱ上使用VHDL语言实现的24小时数字钟设计-Digital clock design: the process is complete Quartus Ⅱ a digital clock using VHDL language design
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ep1c12_15_clock\clock.asm.rpt
...............\clock.cdf
...............\clock.done
...............\clock.fit.eqn
...............\clock.fit.rpt
...............\clock.fit.summary
...............\clock.flow.rpt
...............\clock.map.eqn
...............\clock.map.rpt
...............\clock.map.summary
...............\clock.pin
...............\clock.pof
...............\clock.qpf
...............\clock.qsf
...............\clock.qws
...............\clock.sim.rpt
...............\clock.sof
...............\clock.tan.rpt
...............\clock.tan.summary
...............\clock.vhd
...............\clock.vwf
...............\cmp_state.ini
...............\stp1.stp
...............\transcript
...............\_desktop.ini
ep1c12_15_clock