文件名称:Usegg7_11s
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用VHDL描述一个让6个数码管同时显示出来的控制器，同时显示出来0、1、2、3、4、5这6个不不同的数字图形到6个数码管上，输入时钟调节频率，使的能够观察到稳定显示出来的6个数字。可异步复位
-With VHDL descr iption of a let six digital tube display controller, 0,1,2,3,4,5 six different digital graphics displayed to six digital tube, adjust the frequency of the input clock able to observe so stable display six digits. Can be asynchronous reset
-With VHDL descr iption of a let six digital tube display controller, 0,1,2,3,4,5 six different digital graphics displayed to six digital tube, adjust the frequency of the input clock able to observe so stable display six digits. Can be asynchronous reset
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Usegg7_11s\seg7_1.vhd
Usegg7_11s