文件名称:cycle_code
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog实现了MIPS多周期（5周期）的CPU-verilog MIPS 5 cylce
(系统自动生成,下载前可以参看下载内容)
下载文件列表
27组多周期code
..............\ALU.v
..............\BagDec.v
..............\BagEnc.v
..............\cu.v
..............\GR.v
..............\KD_CPU.v
..............\mem-data.v
..............\mem.v
..............\ModDiv.v
..............\mux-wr.v
..............\mux2-alu1.v
..............\mux2-wd.v
..............\mux4-pc2.v
..............\mux4.v
..............\pc.v
..............\register-a.v
..............\register-allu.v
..............\register-b.v
..............\register-ir.v
..............\register-reg1.v
..............\TESTBENCH.v
..............\ALU.v
..............\BagDec.v
..............\BagEnc.v
..............\cu.v
..............\GR.v
..............\KD_CPU.v
..............\mem-data.v
..............\mem.v
..............\ModDiv.v
..............\mux-wr.v
..............\mux2-alu1.v
..............\mux2-wd.v
..............\mux4-pc2.v
..............\mux4.v
..............\pc.v
..............\register-a.v
..............\register-allu.v
..............\register-b.v
..............\register-ir.v
..............\register-reg1.v
..............\TESTBENCH.v