文件名称:sy1
介绍说明－－下载内容均来自于网络，请自行研究使用
28M分频器
D触发器
jk触发器
library ieee -library ieee
use ieee.std_logic_1164.all
use ieee.std_logic_arith.all
use ieee.std_logic_unsigned.all
entity ymq is
port(num:in std_logic_vector(3 downto 0)
dout:out std_logic_vector(0 TO 6))
end ymq
architecture a1 of ymq is
begin
D触发器
jk触发器
library ieee -library ieee
use ieee.std_logic_1164.all
use ieee.std_logic_arith.all
use ieee.std_logic_unsigned.all
entity ymq is
port(num:in std_logic_vector(3 downto 0)
dout:out std_logic_vector(0 TO 6))
end ymq
architecture a1 of ymq is
begin
(系统自动生成,下载前可以参看下载内容)
下载文件列表
28M分频器.txt
D触发器.txt
JK触发器.txt
D触发器.txt
JK触发器.txt