文件名称:logiclock_makefile
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
一个CPLD/FPGA的程序，初学者可以看看，应该有帮助的-Code for CPLD/FPGA,useful !
(系统自动生成,下载前可以参看下载内容)
下载文件列表
logiclock_makefile\auto_max.v
..................\chiptrip.v
..................\logiclock_makefile.txt
..................\merge.tcl
..................\modular_output.tcl
..................\read_me.txt
..................\setup_project.tcl
..................\speed_ch.v
..................\tick_cnt.v
..................\time_cnt.v
logiclock_makefile
..................\chiptrip.v
..................\logiclock_makefile.txt
..................\merge.tcl
..................\modular_output.tcl
..................\read_me.txt
..................\setup_project.tcl
..................\speed_ch.v
..................\tick_cnt.v
..................\time_cnt.v
logiclock_makefile