文件名称:PLB8255
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
PLB8255的verilog代码程序，其中包含相应的的代码程序，非常适合初学者参考-PLB8255, which contains the appropriate code for the program, reference is ideal for beginners
(系统自动生成,下载前可以参看下载内容)
下载文件列表
PLB
...\8255.cr.mti
...\8255.mpf
...\8255A.cr.mti
...\8255A.mpf
...\ppi.v
...\ppi_tb_mode0.v
...\ppi_tb_mode0.v.bak
...\ppi_tb_mode0_halfC01.v
...\ppi_tb_mode0_halfC10.v
...\ppi_tb_mode1_ABin.v
...\ppi_tb_mode1_ABout.v
...\ppi_tb_mode1_AinBout.v
...\ppi_tb_mode1_AoutBin.v
...\ppi_tb_mode1_SRD.v
...\ppi_tb_mode2_Bin.v
...\ppi_tb_mode2_Bout.v
...\ppi_tb_mode2_SRD.v
...\ppi_tb_WR_register.v
...\vsim.wlf
...\work
...\....\ppi
...\....\...\verilog.prw
...\....\...\verilog.psm
...\....\...\_primary.dat
...\....\...\_primary.dbs
...\....\...\_primary.vhd
...\....\ppi_tb_@w@r_@register
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode0
...\....\............\verilog.prw
...\....\............\verilog.psm
...\....\............\_primary.dat
...\....\............\_primary.dbs
...\....\............\_primary.vhd
...\....\ppi_tb_mode0_half@c01
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode0_half@c10
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode1_@a@bin
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\ppi_tb_mode1_@a@bout
...\....\....................\verilog.prw
...\....\....................\verilog.psm
...\....\....................\_primary.dat
...\....\....................\_primary.dbs
...\....\....................\_primary.vhd
...\....\ppi_tb_mode1_@ain@bout
...\....\......................\verilog.prw
...\....\......................\verilog.psm
...\....\......................\_primary.dat
...\....\......................\_primary.dbs
...\....\......................\_primary.vhd
...\....\ppi_tb_mode1_@aout@bin
...\....\......................\verilog.prw
...\....\......................\verilog.psm
...\....\......................\_primary.dat
...\....\......................\_primary.dbs
...\....\......................\_primary.vhd
...\....\ppi_tb_mode1_@s@r@d
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\ppi_tb_mode2_@bin
...\....\.................\verilog.prw
...\....\.................\verilog.psm
...\....\.................\_primary.dat
...\....\.................\_primary.dbs
...\....\.................\_primary.vhd
...\....\ppi_tb_mode2_@bout
...\....\..................\verilog.prw
...\....\..................\verilog.psm
...\....\..................\_primary.dat
...\....\..................\_primary.dbs
...\....\..................\_primary.vhd
...\....\ppi_tb_mode2_@s@r@d
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\_info
...\8255.cr.mti
...\8255.mpf
...\8255A.cr.mti
...\8255A.mpf
...\ppi.v
...\ppi_tb_mode0.v
...\ppi_tb_mode0.v.bak
...\ppi_tb_mode0_halfC01.v
...\ppi_tb_mode0_halfC10.v
...\ppi_tb_mode1_ABin.v
...\ppi_tb_mode1_ABout.v
...\ppi_tb_mode1_AinBout.v
...\ppi_tb_mode1_AoutBin.v
...\ppi_tb_mode1_SRD.v
...\ppi_tb_mode2_Bin.v
...\ppi_tb_mode2_Bout.v
...\ppi_tb_mode2_SRD.v
...\ppi_tb_WR_register.v
...\vsim.wlf
...\work
...\....\ppi
...\....\...\verilog.prw
...\....\...\verilog.psm
...\....\...\_primary.dat
...\....\...\_primary.dbs
...\....\...\_primary.vhd
...\....\ppi_tb_@w@r_@register
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode0
...\....\............\verilog.prw
...\....\............\verilog.psm
...\....\............\_primary.dat
...\....\............\_primary.dbs
...\....\............\_primary.vhd
...\....\ppi_tb_mode0_half@c01
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode0_half@c10
...\....\.....................\verilog.prw
...\....\.....................\verilog.psm
...\....\.....................\_primary.dat
...\....\.....................\_primary.dbs
...\....\.....................\_primary.vhd
...\....\ppi_tb_mode1_@a@bin
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\ppi_tb_mode1_@a@bout
...\....\....................\verilog.prw
...\....\....................\verilog.psm
...\....\....................\_primary.dat
...\....\....................\_primary.dbs
...\....\....................\_primary.vhd
...\....\ppi_tb_mode1_@ain@bout
...\....\......................\verilog.prw
...\....\......................\verilog.psm
...\....\......................\_primary.dat
...\....\......................\_primary.dbs
...\....\......................\_primary.vhd
...\....\ppi_tb_mode1_@aout@bin
...\....\......................\verilog.prw
...\....\......................\verilog.psm
...\....\......................\_primary.dat
...\....\......................\_primary.dbs
...\....\......................\_primary.vhd
...\....\ppi_tb_mode1_@s@r@d
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\ppi_tb_mode2_@bin
...\....\.................\verilog.prw
...\....\.................\verilog.psm
...\....\.................\_primary.dat
...\....\.................\_primary.dbs
...\....\.................\_primary.vhd
...\....\ppi_tb_mode2_@bout
...\....\..................\verilog.prw
...\....\..................\verilog.psm
...\....\..................\_primary.dat
...\....\..................\_primary.dbs
...\....\..................\_primary.vhd
...\....\ppi_tb_mode2_@s@r@d
...\....\...................\verilog.prw
...\....\...................\verilog.psm
...\....\...................\_primary.dat
...\....\...................\_primary.dbs
...\....\...................\_primary.vhd
...\....\_info