文件名称:LCD_Controllerr
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
本设计详细介绍了使用altera的MAX II CPLD 设计并实现LCD控制器。-This document details the implementation of an LCD controller in an Altera® MAX® II CPLD.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
LCD_Controller_Altera_MAX_II_CPLD_Design_Exampler\code
.................................................\....\lcd_controller.v
.................................................\modelsim
.................................................\........\lcd_controller.cr.mti
.................................................\........\lcd_controller.mpf
.................................................\........\lcd_controller.v
.................................................\........\lcd_testbench.v
.................................................\........\transcript
.................................................\........\vsim.wlf
.................................................\........\wave.bmp
.................................................\........\wave.do
.................................................\........\work
.................................................\........\....\@u@f@m2
.................................................\........\....\.......\verilog.psm
.................................................\........\....\.......\_primary.dat
.................................................\........\....\.......\_primary.vhd
.................................................\........\....\@u@f@m2_altufm_parallel_bmm
.................................................\........\....\...........................\verilog.psm
.................................................\........\....\...........................\_primary.dat
.................................................\........\....\...........................\_primary.vhd
.................................................\........\....\divider
.................................................\........\....\.......\verilog.psm
.................................................\........\....\.......\_primary.dat
.................................................\........\....\.......\_primary.vhd
.................................................\........\....\fsm
.................................................\........\....\...\verilog.psm
.................................................\........\....\...\_primary.dat
.................................................\........\....\...\_primary.vhd
.................................................\........\....\lcd_controller
.................................................\........\....\..............\verilog.psm
.................................................\........\....\..............\_primary.dat
.................................................\........\....\..............\_primary.vhd
.................................................\........\....\lcd_testbench
.................................................\........\....\.............\verilog.psm
.................................................\........\....\.............\_primary.dat
.................................................\........\....\.............\_primary.vhd
.................................................\........\....\_info
.................................................\quartus
.................................................\.......\db
.................................................\.......\..\lcd_controller.db_info
.................................................\.......\..\lcd_controller.eco.cdb
.................................................\.......\..\lcd_controller.sld_design_entry.sci
.................................................\.......\..\prev_cmp_lcd_controller.map.qmsg
.................................................\.......\..\prev_cmp_lcd_controller.qmsg
.................................................\.......\lcd_controller.asm.rpt
.................................................\.......\lcd_controller.cdf
.................................................\.......\lcd_controller.done
.................................................\.......\lcd_controller.dpf
.................................................\.......\lcd_controller.fit.rpt
.................................................\.......\lcd_controller.fit.smsg
.................................................\.......\lcd_controller.fit.
.................................................\....\lcd_controller.v
.................................................\modelsim
.................................................\........\lcd_controller.cr.mti
.................................................\........\lcd_controller.mpf
.................................................\........\lcd_controller.v
.................................................\........\lcd_testbench.v
.................................................\........\transcript
.................................................\........\vsim.wlf
.................................................\........\wave.bmp
.................................................\........\wave.do
.................................................\........\work
.................................................\........\....\@u@f@m2
.................................................\........\....\.......\verilog.psm
.................................................\........\....\.......\_primary.dat
.................................................\........\....\.......\_primary.vhd
.................................................\........\....\@u@f@m2_altufm_parallel_bmm
.................................................\........\....\...........................\verilog.psm
.................................................\........\....\...........................\_primary.dat
.................................................\........\....\...........................\_primary.vhd
.................................................\........\....\divider
.................................................\........\....\.......\verilog.psm
.................................................\........\....\.......\_primary.dat
.................................................\........\....\.......\_primary.vhd
.................................................\........\....\fsm
.................................................\........\....\...\verilog.psm
.................................................\........\....\...\_primary.dat
.................................................\........\....\...\_primary.vhd
.................................................\........\....\lcd_controller
.................................................\........\....\..............\verilog.psm
.................................................\........\....\..............\_primary.dat
.................................................\........\....\..............\_primary.vhd
.................................................\........\....\lcd_testbench
.................................................\........\....\.............\verilog.psm
.................................................\........\....\.............\_primary.dat
.................................................\........\....\.............\_primary.vhd
.................................................\........\....\_info
.................................................\quartus
.................................................\.......\db
.................................................\.......\..\lcd_controller.db_info
.................................................\.......\..\lcd_controller.eco.cdb
.................................................\.......\..\lcd_controller.sld_design_entry.sci
.................................................\.......\..\prev_cmp_lcd_controller.map.qmsg
.................................................\.......\..\prev_cmp_lcd_controller.qmsg
.................................................\.......\lcd_controller.asm.rpt
.................................................\.......\lcd_controller.cdf
.................................................\.......\lcd_controller.done
.................................................\.......\lcd_controller.dpf
.................................................\.......\lcd_controller.fit.rpt
.................................................\.......\lcd_controller.fit.smsg
.................................................\.......\lcd_controller.fit.