文件名称:sixiangzaibosheji
介绍说明－－下载内容均来自于网络，请自行研究使用
本代码采用Altera公司的FPGA为主控芯片，以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。-DDS algorithm with simplified input for the completion of 14MHz, 70MHz output frequency of the four four-phase sequence of a sinusoidal carrier (phase were 0 °, 90 °, 180 °, 270 °) design. Using Verilog HDL language for the programming and design with the Quartus Ⅱ of the simulation to verify its correctness.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
sixiangzaibosheji\pll.v
.................\sine.v
.................\sine_rom.v
sixiangzaibosheji
.................\sine.v
.................\sine_rom.v
sixiangzaibosheji