文件名称:divider_60
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog语言实现了数字钟的功能，支持平台是alter公司的cyloneII。-Verilog language with a digital clock, support platform is alter the company cyloneII.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
divider_60
..........\db
..........\..\divider_60.db_info
..........\..\divider_60.eco.cdb
..........\..\divider_60.sld_design_entry.sci
..........\divider_24.bsf
..........\divider_24.v
..........\divider_60.bsf
..........\divider_60.qpf
..........\divider_60.qsf
..........\divider_60.qws
..........\divider_60.v
..........\electronic_clock.bdf
..........\f_divider.v
..........\led_display.bsf
..........\led_display.v
..........\db
..........\..\divider_60.db_info
..........\..\divider_60.eco.cdb
..........\..\divider_60.sld_design_entry.sci
..........\divider_24.bsf
..........\divider_24.v
..........\divider_60.bsf
..........\divider_60.qpf
..........\divider_60.qsf
..........\divider_60.qws
..........\divider_60.v
..........\electronic_clock.bdf
..........\f_divider.v
..........\led_display.bsf
..........\led_display.v