[软件工程] Why.Programs.Fail

说明：it is word about systematic debuging and how to debug on proper way. Great book for profesionals
<fetazeta> 在 2025-03-06 上传 | 大小：3.82mb | 下载：0

[软件工程] planta_fagner

说明：is a test of a verilog implementation to do a oscilloscope with dual-port RAM
<felipellbb> 在 2025-03-06 上传 | 大小：86kb | 下载：0

[软件工程] car

说明：转载的，介绍寻迹小车的设计方案，比较详细，每个模块都介绍了。-Reproduced on tracing car design, more detailed, each module are introduced.
<fxg> 在 2025-03-06 上传 | 大小：140kb | 下载：0

[软件工程] CCNP

说明：这是学习CCNA最好用的基础资料，希望能给初学网络课程的你带来帮助-This is the best CCNA study the basis of the information network of hope that they will be learning courses to help you
<sunny> 在 2025-03-06 上传 | 大小：19.47mb | 下载：0

[软件工程] usbasp

说明：USB programmer For AVR
<ali_raoof> 在 2025-03-06 上传 | 大小：500kb | 下载：0

[软件工程] VHDLcodelock

说明：能够在VHDL环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-Environment in the realization of VHDL code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter
<张三> 在 2025-03-06 上传 | 大小：180kb | 下载：0

[软件工程] FPGAFIR

说明：FPGA-based high-order FIR filter design
<玉玲> 在 2025-03-06 上传 | 大小：4.33mb | 下载：0

[软件工程] FPGAcodelock

说明：能够在FPGA环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-Environment can be achieved in the FPGA code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter
<张三> 在 2025-03-06 上传 | 大小：220kb | 下载：0

[软件工程] EDAcodelock

说明：能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动-EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter
<张三> 在 2025-03-06 上传 | 大小：132kb | 下载：0

[软件工程] cpudesignvhd

说明：内包含在VHDL环境下的CPU设计原理图和代码以及最后的仿真过程-Within the VHDL environment is included in the CPU design schematics and code, as well as the final simulation
<张三> 在 2025-03-06 上传 | 大小：76kb | 下载：0

[软件工程] quartusII

说明：新手必看,有视频的,Quartus使用教程-新手必看, there are video, Quartus Tutorial
<玉玲> 在 2025-03-06 上传 | 大小：12.6mb | 下载：0

[软件工程] VHDL_FPGA_FILTER

说明：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计-Design using VHDL language FPGA devices based on high sampling rate FIR filter, based on VHDL and CPLD devices, the design of FIR digital filter
<玉玲> 在 2025-03-06 上传 | 大小：892kb | 下载：0