资源列表

« 1 2 ... .40 .41 .42 .43 .44 1545.46 .47 .48 .49 .50 ... 8590 »

[软件工程TheDesignOfNetStoreSystem

说明:基于P2P的网络存储系统的研究与实现,对于想研究网络存储很有帮助-P2P-based network storage systems research and realize, for the Research Network would like to store useful
<lehe> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程Se

说明:related data for Software Engineering
<Yasir> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程3

说明:3G 环境下的车载监控系统软件,非常实用的介绍,已发表-Car 3G environment monitoring system software, very useful introduction, have been published
<d> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程NUnit-2.5.8.10295-src

说明:NUnit是一个单元测试框架,专门针对于.NET来写的.其实在前面有JUnit(Java),CPPUnit(C++),他们都是xUnit的一员.最初,它是从JUnit而来.现在的版本是2.2.接下来我所用的都是基于这个版本. NUnit最初是由James W. Newkirk, Alexei A. Vorontsov 和Philip A. Craig, 后来开发团队逐渐庞大起来.在开发过程中, Kent Beck 和Erich Ga
<kenny> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程Linear-resistors-circuit-analysis

说明:实体电路是有电路元件连接构成的,而其数学模型则是一组方程。基本网络支路关系和这些网络支路的支路关系构成网络模型。-Physical connection circuit is composed of a circuit element, and its mathematical model is a set of equations. Relations and the basic network slip slip slip betw
<dragon> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程6253FAQ

说明:MTK 6253 FAQ文档 MediaTek 6253 FQA -MTK 6253 FAQ DOC MediaTek 6253 FQA
<陈涛> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程3D_Effect

说明:希望大家互相交流,此软件是大部分设计专业需要的。-I hope we can exchange ideas, this software is the most design professional needs.
<duanyanchao> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程RTL8306E-HDK

说明:台湾REALTEK公司5*换机RTL8306的硬件原理图-Taiwan 5 switch RTL8306 REALTEK hardware schematics
<dsh> 在 2025-04-24 上传 | 大小:2.08mb | 下载:1

[软件工程proteus_3d_jcp_misc_001

说明:proteus isis library file
<andyka> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程Presentation

说明:This a presentation of the internet protocol version 6 and the technologie MPLS/VPN-This is a presentation of the internet protocol version 6 and the technologie MPLS/VPN
<maria> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程verilog-ieee

说明:The Verilog ¤ Hardware Descr iption Language (HDL) is defined in this standard. Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine re
<bkaraca> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0

[软件工程Michael-Kircher.Prashant-Jain.DDU

说明:In the context of Conway’s Law, we saw that the CONWAY’S LAW (or ALIGN ARCHITECTURE AND ORGANIZATION) pattern included two compet ing patterns: ORGANIZATION FOLLOWS ARCHITECTURE and ARCHITECTURE FOLLOWS ORGANIZATIO
<zxczxc> 在 2025-04-24 上传 | 大小:2.08mb | 下载:0
« 1 2 ... .40 .41 .42 .43 .44 1545.46 .47 .48 .49 .50 ... 8590 »

源码中国 www.ymcn.org