说明:中值滤波的实现,该代码使用的是verilog 语言
module median(clk,reset,load,din,mult,dout,over,a3,b3,c3,a2,b2,c2,a1,b1,c1)-Median filter implementation, the code using verilog language module median (clk, reset, load, din, mult, dout, over
<刘文英> 在 2025-02-03 上传
| 大小:2kb | 下载:0