资源列表
[软件工程] Counter_AD
说明:Parametrized System Verilog code for a Counter with an increade, decrease switch (AD)<souhaku> 在 2025-02-06 上传 | 大小:1kb | 下载:0
[软件工程] BCD_7Segmentos
说明:System Verilog code to send BCD values to 7 segments displays<souhaku> 在 2025-02-06 上传 | 大小:1kb | 下载:0
[软件工程] DetectorDeSigno
说明:System Verilog sign detector module if number its negative, gets a2 compliments drops the value and a flag<souhaku> 在 2025-02-06 上传 | 大小:1kb | 下载:0
[软件工程] Decodificador
说明:System Verilog decodificator. Enters a value(binary), drops hundreds, tens and units in BCD<souhaku> 在 2025-02-06 上传 | 大小:1kb | 下载:0
[软件工程] Clk_Divider
说明:System Verilog Clock Divider module done with impementation, contains the implementes modules inside too.<souhaku> 在 2025-02-06 上传 | 大小:3kb | 下载:0
[软件工程] ModportInterface
说明:Example of how to use Modport in System Verilog.<souhaku> 在 2025-02-06 上传 | 大小:5kb | 下载:0
[软件工程] High-precision-measurement
说明:该论文提出来一种精度较高的电流电压信号采集处理方案,对信号处理的提高精度有一定参考价值-This paper presents to a high precision current and voltage signal acquisition and processing program, has a certain reference value to improve the accuracy of the signal proce<wang> 在 2025-02-06 上传 | 大小:460kb | 下载:0