资源列表
[软件工程] clock_fpga
说明:通过fpga产生时钟的VHDL源码,QII7.1下调试通过-Generated through the FPGA VHDL source clock, QII7.1 debugging through<张晔> 在 2025-03-16 上传 | 大小:378kb | 下载:0
[软件工程] forMaskingBasedSubspaceSpeechEnhancement
说明:for Masking Based Subspace Speech Enhancement 一篇关于语音增强的 pdf !值得共享-for Masking Based Subspace Speech Enhancement Speech Enhancement an article on the pdf! Worth sharing<> 在 2025-03-16 上传 | 大小:95kb | 下载:0