收藏

文件名称:cod_lab6_all

  • 所属分类：
  • VHDL编程
  • 资源属性：
  • [ASM] [源码]
  • 上传时间：
  • 2012-11-26
  • 文件大小：
  • 1.11mb
  • 下载次数：
  • 0次
  • 提 供 者：
  • l**
  • 相关连接：
  • 无
  • 下载说明：
  • 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容均来自于网络，请自行研究使用

单周期cpu的流水线设计 是一个完整的工程- Monocycle cpu assembly line design　
(系统自动生成,下载前可以参看下载内容)

下载文件列表

cod_lab6_all\alu.v

............\AluCtr.v

............\Ctr.v

............\doc\Assembler\example.asm

............\...\.........\mips.pl

............\...\.........\Mips指令集.html

............\...\.........\result.txt

............\...\.........\使用说明.txt

............\...\data.txt

............\...\example.asm

............\...\ModelSim使用说明.doc

............\...\SOME-COD-LAB-006.doc

............\...\~$ME-COD-LAB-006.doc

............\lab6\.lso

............\....\AluCtr.prj

............\....\AluCtr.stx

............\....\AluCtr.xst

............\....\compxlib.cfg

............\....\compxlib.log

............\....\data.txt

............\....\example.asm

............\....\Instruction_Memory.v

............\....\lab6.ise

............\....\lab6.ise_ISE_Backup

............\....\lab6.restore

............\....\memory.prj

............\....\memory.stx

............\....\memory.xst

............\....\model.list

............\....\modelsim.ini

............\....\result.txt

............\....\test_TOP6.ado

............\....\test_TOP6.ano

............\....\test_TOP6.ant

............\....\test_TOP6.fdo

............\....\test_TOP6.jhd

............\....\test_TOP6.tbw

............\....\test_TOP6.tfw

............\....\test_TOP6.udo

............\....\test_TOP6.xwv

............\....\test_TOP6.xwv_bak

............\....\test_TOP6_bencher.prj

............\....\TOP6.fdo

............\....\TOP6.prj

............\....\TOP6.stx

............\....\TOP6.udo

............\....\TOP6.v

............\....\TOP6.xst

............\....\transcript

............\....\vsim.wlf

............\....\wire_connenct.prj

............\....\wire_connenct.stx

............\....\wire_connenct.xst

............\....\.ork\@alu@ctr\verilog.asm

............\....\....\........\_primary.dat

............\....\....\........\_primary.vhd

............\....\....\.ctr\verilog.asm

............\....\....\....\_primary.dat

............\....\....\....\_primary.vhd

............\....\....\.instruction_@memory\verilog.asm

............\....\....\....................\_primary.dat

............\....\....\....................\_primary.vhd

............\....\....\.t@o@p6\verilog.asm

............\....\....\.......\_primary.dat

............\....\....\.......\_primary.vhd

............\....\....\alu\verilog.asm

............\....\....\...\_primary.dat

............\....\....\...\_primary.vhd

............\....\....\glbl\verilog.asm

............\....\....\....\_primary.dat

............\....\....\....\_primary.vhd

............\....\....\memory\verilog.asm

............\....\....\......\_primary.dat

............\....\....\......\_primary.vhd

............\....\....\register\verilog.asm

............\....\....\........\_primary.dat

............\....\....\........\_primary.vhd

............\....\....\signext\verilog.asm

............\....\....\.......\_primary.dat

............\....\....\.......\_primary.vhd

............\....\....\test_@t@o@p6\verilog.asm

............\....\....\............\_primary.dat

............\....\....\............\_primary.vhd

............\....\....\.....top6\testbench_arch.asm

............\....\....\.........\testbench_arch.dat

............\....\....\.........\_primary.dat

............\....\....\_info

............\....\xst\work\hdllib.ref

............\....\...\....\vlg01\_t_o_p6.bin

............\....\...\....\....3\_alu_ctr.bin

............\....\...\....\....A\alu.bin

............\....\...\....\...1A\wire__connenct.bin

............\....\...\....\....E\signext.bin

............\....\...\....\...22\_instruction___memory.bin

............\....\...\....\....9\register.bin

............\....\...\....\...41\_ctr.bin

............\....\...\....\...69\memory.bin

............\....\_xmsgs\xst.xmsgs

............\....\__ISE_repository_lab6.ise_.lock

............\lab6.bmp

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 请直接用浏览器下载本站内容，不要使用迅雷之类的下载软件，用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*主　　题：
*内　　容：
*验 证 码：

源码中国 www.ymcn.org