文件名称:DIGITAL_CLOCK_TEST
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 4kb
- 下载次数：
- 0次
- 提 供 者：
- simon g********
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管-Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Keyscan.v
one_sec.v
scan_clk.v
set_time.v
clock.v
data_2_disp.v
Digital_Clk.v
one_sec.v
scan_clk.v
set_time.v
clock.v
data_2_disp.v
Digital_Clk.v