文件名称:hightfrquencydivider
介绍说明--下载内容均来自于网络,请自行研究使用
用VerilogHDL语言实现一个被除数为8位,除数为4为的高效除法器,实现高效的除法功能-VerilogHDL language with a dividend of 8 bits, the divisor is 4 for the high divider, a high efficiency of the division function
(系统自动生成,下载前可以参看下载内容)
下载文件列表
hightfrquencydivider.v