文件名称:vhdl1
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
vhdl设计实例一:时序逻辑,组合逻辑的设计实例-vhdl Design Example One: sequential logic, combinational logic design example
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl1\时序逻辑\8位数据锁存器.txt
.....\........\四D触发器:74175.txt
.....\........\带三态输出的8位D寄存器:74374.txt
.....\........\移位寄存器.txt
.....\........\移位寄存器:74164.txt
.....\........\通用寄存器.txt
.....\组合逻辑\8位总线收发器:74245.txt
.....\........\8位相等比较器.txt
.....\........\LED七段译码.txt
.....\........\三人表决器(三种不同的描述方式).txt
.....\........\三态总线.txt
.....\........\二进制到BCD码转换.txt
.....\........\加法器描述.txt
.....\........\双2-4译码器:74139.txt
.....\........\双向总线.txt
.....\........\地址译码(for m68008).txt
.....\........\多路选择器(使用if-else语句).txt
.....\........\多路选择器(使用select语句).txt
.....\........\多路选择器(使用when-else语句).txt
.....\........\最高优先级编码器.txt
.....\........\汉明纠错吗编码器.txt
.....\........\汉明纠错吗译码器.txt
.....\........\解复用器.txt
.....\时序逻辑
.....\组合逻辑
vhdl1
.....\........\四D触发器:74175.txt
.....\........\带三态输出的8位D寄存器:74374.txt
.....\........\移位寄存器.txt
.....\........\移位寄存器:74164.txt
.....\........\通用寄存器.txt
.....\组合逻辑\8位总线收发器:74245.txt
.....\........\8位相等比较器.txt
.....\........\LED七段译码.txt
.....\........\三人表决器(三种不同的描述方式).txt
.....\........\三态总线.txt
.....\........\二进制到BCD码转换.txt
.....\........\加法器描述.txt
.....\........\双2-4译码器:74139.txt
.....\........\双向总线.txt
.....\........\地址译码(for m68008).txt
.....\........\多路选择器(使用if-else语句).txt
.....\........\多路选择器(使用select语句).txt
.....\........\多路选择器(使用when-else语句).txt
.....\........\最高优先级编码器.txt
.....\........\汉明纠错吗编码器.txt
.....\........\汉明纠错吗译码器.txt
.....\........\解复用器.txt
.....\时序逻辑
.....\组合逻辑
vhdl1