文件名称:FPGA_LCD
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 1.16mb
- 下载次数：
- 0次
- 提 供 者：
- duanh******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用FPGA实现在LCD1602上显示简单字符的测试程序代码-FPGA implementation using simple characters in the LCD1602 display the test program code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA_LCD\LCD_Controller_Altera_MAX_II_CPLD_Design_Exampler\code\lcd_controller.v
........\.................................................\modelsim\lcd_controller.cr.mti
........\.................................................\........\lcd_controller.mpf
........\.................................................\........\lcd_controller.v
........\.................................................\........\lcd_testbench.v
........\.................................................\........\transcript
........\.................................................\........\vsim.wlf
........\.................................................\........\wave.bmp
........\.................................................\........\wave.do
........\.................................................\........\.ork\@u@f@m2\verilog.psm
........\.................................................\........\....\.......\_primary.dat
........\.................................................\........\....\.......\_primary.vhd
........\.................................................\........\....\......._altufm_parallel_bmm\verilog.psm
........\.................................................\........\....\...........................\_primary.dat
........\.................................................\........\....\...........................\_primary.vhd
........\.................................................\........\....\divider\verilog.psm
........\.................................................\........\....\.......\_primary.dat
........\.................................................\........\....\.......\_primary.vhd
........\.................................................\........\....\fsm\verilog.psm
........\.................................................\........\....\...\_primary.dat
........\.................................................\........\....\...\_primary.vhd
........\.................................................\........\....\lcd_controller\verilog.psm
........\.................................................\........\....\..............\_primary.dat
........\.................................................\........\....\..............\_primary.vhd
........\.................................................\........\....\....testbench\verilog.psm
........\.................................................\........\....\.............\_primary.dat
........\.................................................\........\....\.............\_primary.vhd
........\.................................................\........\....\_info
........\.................................................\quartus\db\lcd_controller.asm.qmsg
........\.................................................\.......\..\lcd_controller.asm_labs.ddb
........\.................................................\.......\..\lcd_controller.cbx.xml
........\.................................................\.......\..\lcd_controller.cmp.cdb
........\.................................................\.......\..\lcd_controller.cmp.hdb
........\.................................................\.......\..\lcd_controller.cmp.logdb
........\.................................................\.......\..\lcd_controller.cmp.rdb
........\.................................................\.......\..\lcd_controller.cmp.tdb
........\.................................................\.......\..\lcd_controller.cmp0.ddb
........\.................................................\.......\..\lcd_controller.dbp
........\.................................................\.......\..\lcd_controller.db_info
........\.................................................\.......\..\lcd_controller.eco.cdb
........\.................................................\.......\..\lcd_controller.fit.qmsg
........\.................................................\.......\..\lcd_controller.hier_info
........\.................................................\.......\..\lcd_controller.hif
........\.................................................\.......\..\lcd_controller.map.cdb
........\.......
........\.................................................\modelsim\lcd_controller.cr.mti
........\.................................................\........\lcd_controller.mpf
........\.................................................\........\lcd_controller.v
........\.................................................\........\lcd_testbench.v
........\.................................................\........\transcript
........\.................................................\........\vsim.wlf
........\.................................................\........\wave.bmp
........\.................................................\........\wave.do
........\.................................................\........\.ork\@u@f@m2\verilog.psm
........\.................................................\........\....\.......\_primary.dat
........\.................................................\........\....\.......\_primary.vhd
........\.................................................\........\....\......._altufm_parallel_bmm\verilog.psm
........\.................................................\........\....\...........................\_primary.dat
........\.................................................\........\....\...........................\_primary.vhd
........\.................................................\........\....\divider\verilog.psm
........\.................................................\........\....\.......\_primary.dat
........\.................................................\........\....\.......\_primary.vhd
........\.................................................\........\....\fsm\verilog.psm
........\.................................................\........\....\...\_primary.dat
........\.................................................\........\....\...\_primary.vhd
........\.................................................\........\....\lcd_controller\verilog.psm
........\.................................................\........\....\..............\_primary.dat
........\.................................................\........\....\..............\_primary.vhd
........\.................................................\........\....\....testbench\verilog.psm
........\.................................................\........\....\.............\_primary.dat
........\.................................................\........\....\.............\_primary.vhd
........\.................................................\........\....\_info
........\.................................................\quartus\db\lcd_controller.asm.qmsg
........\.................................................\.......\..\lcd_controller.asm_labs.ddb
........\.................................................\.......\..\lcd_controller.cbx.xml
........\.................................................\.......\..\lcd_controller.cmp.cdb
........\.................................................\.......\..\lcd_controller.cmp.hdb
........\.................................................\.......\..\lcd_controller.cmp.logdb
........\.................................................\.......\..\lcd_controller.cmp.rdb
........\.................................................\.......\..\lcd_controller.cmp.tdb
........\.................................................\.......\..\lcd_controller.cmp0.ddb
........\.................................................\.......\..\lcd_controller.dbp
........\.................................................\.......\..\lcd_controller.db_info
........\.................................................\.......\..\lcd_controller.eco.cdb
........\.................................................\.......\..\lcd_controller.fit.qmsg
........\.................................................\.......\..\lcd_controller.hier_info
........\.................................................\.......\..\lcd_controller.hif
........\.................................................\.......\..\lcd_controller.map.cdb
........\.......