文件名称:64pointFFTR2MDC
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
该工程实现了一个64点DIF FFT，verilog编写，采用R2MDC结构，通过Modelsim功能仿真，压缩包里有rtl代码，dc脚本，输出报告。-The project implements a 64-point DIF FFT, verilog compiled by R2MDC structure, through the Modelsim functional simulation, compression bag with rtl code, dc scr ipt, the output report.
相关搜索： FFT
verilog
verilog
fft
FFT
64
FFT
FFT
64
fft
vhdl
64
point
verilog
code
verilog
code
for
fft
dif
fft
verilog
FFT
R2MDC
verilog
verilog
fft
FFT
64
FFT
FFT
64
fft
vhdl
64
point
verilog
code
verilog
code
for
fft
dif
fft
verilog
FFT
R2MDC
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fft64(方琳&沈翔&魏鹏)\doc\64 Points FFT Processor.doc
.....................\report\area.rpt
.....................\......\design.rpt
.....................\......\power.rpt
.....................\......\timing.rpt
.....................\......\timing_violators.rpt
.....................\script\fft64.tcl
.....................\.rc\bm.v
.....................\...\booth.v
.....................\...\butterfly.v
.....................\...\cl42_20.v
.....................\...\cla20.v
.....................\...\clk_div.v
.....................\...\complex_mul.v
.....................\...\control.v
.....................\...\csa_13.v
.....................\...\csa_15.v
.....................\...\dataout.v
.....................\...\delay1.v
.....................\...\delay16.v
.....................\...\delay2.v
.....................\...\delay4.v
.....................\...\delay8.v
.....................\...\dff.v
.....................\...\fft64.v
.....................\...\FFT_r\FFT_r\bm.v
.....................\...\.....\.....\bm.v.bak
.....................\...\.....\.....\butterfly.v
.....................\...\.....\.....\butterfly.v.bak
.....................\...\.....\.....\clk_div.v
.....................\...\.....\.....\clk_div.v.bak
.....................\...\.....\.....\complex_mul.v
.....................\...\.....\.....\complex_mul.v.bak
.....................\...\.....\.....\control.v
.....................\...\.....\.....\control.v.bak
.....................\...\.....\.....\data\din_im.txt
.....................\...\.....\.....\....\din_re.txt
.....................\...\.....\.....\dataout.v
.....................\...\.....\.....\dataout.v.bak
.....................\...\.....\.....\delay1.v
.....................\...\.....\.....\delay1.v.bak
.....................\...\.....\.....\delay16.v
.....................\...\.....\.....\delay16.v.bak
.....................\...\.....\.....\delay2.v
.....................\...\.....\.....\delay2.v.bak
.....................\...\.....\.....\delay4.v
.....................\...\.....\.....\delay4.v.bak
.....................\...\.....\.....\delay8.v
.....................\...\.....\.....\delay8.v.bak
.....................\...\.....\.....\dff.v
.....................\...\.....\.....\dff.v.bak
.....................\...\.....\.....\FFT.cr.mti
.....................\...\.....\.....\FFT.mpf
.....................\...\.....\.....\fft64.v
.....................\...\.....\.....\fft64.v.bak
.....................\...\.....\.....\input_buffer.v
.....................\...\.....\.....\input_buffer.v.bak
.....................\...\.....\.....\inverter.v
.....................\...\.....\.....\inverter.v.bak
.....................\...\.....\.....\multiplier.v
.....................\...\.....\.....\multiplier.v.bak
.....................\...\.....\.....\result_out.txt
.....................\...\.....\.....\switch1.v
.....................\...\.....\.....\switch1.v.bak
.....................\...\.....\.....\switch16.v
.....................\...\.....\.....\switch16.v.bak
.....................\...\.....\.....\switch2.v
.....................\...\.....\.....\switch2.v.bak
.....................\...\.....\.....\switch4.v
.....................\...\.....\.....\switch4.v.bak
.....................\...\.....\.....\switch8.v
.....................\...\.....\.....\switch8.v.bak
.....................\...\.....\.....\tb_fft64.v
.....................\...\.....\.....\tb_fft64.v.bak
.....................\...\.....\.....\twiddle1.v
.....................\...\.....\.....\twiddle1.v.bak
.....................\...\.....\.....\vsim.wlf
.....................\...\.....\.....\work\bm\verilog.prw
.....................\...\.....\.....\....\..\verilog.psm
.....................\...\.....\.....\....\..\_primary.dat
.....................\...\.....\.....\....\..\_primary.dbs
.....................\...\.....\.....\....\..\_primary.vhd
.....................\...\.....\.....\....\.utterfly\verilog.prw
.....................\...\.....\.....\....\.........\verilog.psm
.....................\...\.....\.....\....\.........\_primary.dat
.....................\...\.....\.....\....\.........\_primary.dbs
.....................\report\area.rpt
.....................\......\design.rpt
.....................\......\power.rpt
.....................\......\timing.rpt
.....................\......\timing_violators.rpt
.....................\script\fft64.tcl
.....................\.rc\bm.v
.....................\...\booth.v
.....................\...\butterfly.v
.....................\...\cl42_20.v
.....................\...\cla20.v
.....................\...\clk_div.v
.....................\...\complex_mul.v
.....................\...\control.v
.....................\...\csa_13.v
.....................\...\csa_15.v
.....................\...\dataout.v
.....................\...\delay1.v
.....................\...\delay16.v
.....................\...\delay2.v
.....................\...\delay4.v
.....................\...\delay8.v
.....................\...\dff.v
.....................\...\fft64.v
.....................\...\FFT_r\FFT_r\bm.v
.....................\...\.....\.....\bm.v.bak
.....................\...\.....\.....\butterfly.v
.....................\...\.....\.....\butterfly.v.bak
.....................\...\.....\.....\clk_div.v
.....................\...\.....\.....\clk_div.v.bak
.....................\...\.....\.....\complex_mul.v
.....................\...\.....\.....\complex_mul.v.bak
.....................\...\.....\.....\control.v
.....................\...\.....\.....\control.v.bak
.....................\...\.....\.....\data\din_im.txt
.....................\...\.....\.....\....\din_re.txt
.....................\...\.....\.....\dataout.v
.....................\...\.....\.....\dataout.v.bak
.....................\...\.....\.....\delay1.v
.....................\...\.....\.....\delay1.v.bak
.....................\...\.....\.....\delay16.v
.....................\...\.....\.....\delay16.v.bak
.....................\...\.....\.....\delay2.v
.....................\...\.....\.....\delay2.v.bak
.....................\...\.....\.....\delay4.v
.....................\...\.....\.....\delay4.v.bak
.....................\...\.....\.....\delay8.v
.....................\...\.....\.....\delay8.v.bak
.....................\...\.....\.....\dff.v
.....................\...\.....\.....\dff.v.bak
.....................\...\.....\.....\FFT.cr.mti
.....................\...\.....\.....\FFT.mpf
.....................\...\.....\.....\fft64.v
.....................\...\.....\.....\fft64.v.bak
.....................\...\.....\.....\input_buffer.v
.....................\...\.....\.....\input_buffer.v.bak
.....................\...\.....\.....\inverter.v
.....................\...\.....\.....\inverter.v.bak
.....................\...\.....\.....\multiplier.v
.....................\...\.....\.....\multiplier.v.bak
.....................\...\.....\.....\result_out.txt
.....................\...\.....\.....\switch1.v
.....................\...\.....\.....\switch1.v.bak
.....................\...\.....\.....\switch16.v
.....................\...\.....\.....\switch16.v.bak
.....................\...\.....\.....\switch2.v
.....................\...\.....\.....\switch2.v.bak
.....................\...\.....\.....\switch4.v
.....................\...\.....\.....\switch4.v.bak
.....................\...\.....\.....\switch8.v
.....................\...\.....\.....\switch8.v.bak
.....................\...\.....\.....\tb_fft64.v
.....................\...\.....\.....\tb_fft64.v.bak
.....................\...\.....\.....\twiddle1.v
.....................\...\.....\.....\twiddle1.v.bak
.....................\...\.....\.....\vsim.wlf
.....................\...\.....\.....\work\bm\verilog.prw
.....................\...\.....\.....\....\..\verilog.psm
.....................\...\.....\.....\....\..\_primary.dat
.....................\...\.....\.....\....\..\_primary.dbs
.....................\...\.....\.....\....\..\_primary.vhd
.....................\...\.....\.....\....\.utterfly\verilog.prw
.....................\...\.....\.....\....\.........\verilog.psm
.....................\...\.....\.....\....\.........\_primary.dat
.....................\...\.....\.....\....\.........\_primary.dbs