文件名称:ADDER
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
VHDL语言的带控制端口的加法器,实现加法运算。-VHDL language, with a control port of the adder to achieve addition operation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ADDER\1_ADDER\1_ADDER.exp
.....\.......\files\L1.rpt
.....\.......\.....\L2.rpt
.....\.......\.....\L3.rpt
.....\.......\workdirs\aa\ADDER.sim
.....\.......\........\..\ADDER.syn
.....\.......\........\..\Anal.info
.....\.......\........\..\Anal.out
.....\.......\........\WORK\Anal.info
.....\.......\........\....\Anal.out
.....\.......\........\....\BIT_RTL_ADDER.sim
.....\.......\........\....\BIT_RTL_ADDER.syn
.....\1_adder.acf
.....\1_adder.hif
.....\1_adder.mmf
.....\1_ADDER.VHD
.....\bir_rtl_adder.acf
.....\bir_rtl_adder.hif
.....\bir_rtl_adder.mmf
.....\bir_rtl_adder.tdf
.....\bit_rtl_adder.acf
.....\bit_rtl_adder.hif
.....\bit_rtl_adder.mmf
.....\bit_rtl_adder.vhd
.....\LIB.DLS
.....\README.TXT
.....\U2268397.DLS
.....\1_ADDER\workdirs\aa
.....\.......\........\WORK
.....\.......\files
.....\.......\workdirs
.....\1_ADDER
ADDER
.....\.......\files\L1.rpt
.....\.......\.....\L2.rpt
.....\.......\.....\L3.rpt
.....\.......\workdirs\aa\ADDER.sim
.....\.......\........\..\ADDER.syn
.....\.......\........\..\Anal.info
.....\.......\........\..\Anal.out
.....\.......\........\WORK\Anal.info
.....\.......\........\....\Anal.out
.....\.......\........\....\BIT_RTL_ADDER.sim
.....\.......\........\....\BIT_RTL_ADDER.syn
.....\1_adder.acf
.....\1_adder.hif
.....\1_adder.mmf
.....\1_ADDER.VHD
.....\bir_rtl_adder.acf
.....\bir_rtl_adder.hif
.....\bir_rtl_adder.mmf
.....\bir_rtl_adder.tdf
.....\bit_rtl_adder.acf
.....\bit_rtl_adder.hif
.....\bit_rtl_adder.mmf
.....\bit_rtl_adder.vhd
.....\LIB.DLS
.....\README.TXT
.....\U2268397.DLS
.....\1_ADDER\workdirs\aa
.....\.......\........\WORK
.....\.......\files
.....\.......\workdirs
.....\1_ADDER
ADDER