文件名称:clk_wiz_ds709
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
FPGA设计中，时钟资源安排使用指南，对高性能设计很重要-FPGA designs, the clock resources, arrange the use of guidelines, the design is very important for high-performance
(系统自动生成,下载前可以参看下载内容)
下载文件列表
clk_wiz_ds709.pdf