文件名称:ram
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera' s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware descr iption language to achieve a RAM memory.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
ram
...\db
...\..\ram.asm.qmsg
...\..\ram.cbx.xml
...\..\ram.cmp.bpm
...\..\ram.cmp.cdb
...\..\ram.cmp.ecobp
...\..\ram.cmp.hdb
...\..\ram.cmp.logdb
...\..\ram.cmp.rdb
...\..\ram.cmp.tdb
...\..\ram.cmp0.ddb
...\..\ram.cmp_bb.cdb
...\..\ram.cmp_bb.hdb
...\..\ram.cmp_bb.logdb
...\..\ram.cmp_bb.rcf
...\..\ram.dbp
...\..\ram.db_info
...\..\ram.eco.cdb
...\..\ram.fit.qmsg
...\..\ram.hier_info
...\..\ram.hif
...\..\ram.map.bpm
...\..\ram.map.cdb
...\..\ram.map.ecobp
...\..\ram.map.hdb
...\..\ram.map.logdb
...\..\ram.map.qmsg
...\..\ram.map_bb.cdb
...\..\ram.map_bb.hdb
...\..\ram.map_bb.logdb
...\..\ram.pre_map.cdb
...\..\ram.pre_map.hdb
...\..\ram.psp
...\..\ram.pss
...\..\ram.rtlv.hdb
...\..\ram.rtlv_sg.cdb
...\..\ram.rtlv_sg_swap.cdb
...\..\ram.sgdiff.cdb
...\..\ram.sgdiff.hdb
...\..\ram.signalprobe.cdb
...\..\ram.sld_design_entry.sci
...\..\ram.sld_design_entry_dsc.sci
...\..\ram.syn_hier_info
...\..\ram.tan.qmsg
...\..\ram.tis_db_list.ddb
...\..\wed.wsf
...\ram.asm.rpt
...\ram.done
...\ram.fit.rpt
...\ram.fit.smsg
...\ram.fit.summary
...\ram.flow.rpt
...\ram.map.rpt
...\ram.map.summary
...\ram.pin
...\ram.pof
...\ram.qpf
...\ram.qsf
...\ram.qws
...\ram.sim.rpt
...\ram.sof
...\ram.tan.rpt
...\ram.tan.summary
...\ram.vhd
...\ram.vhd.bak
...\ram.vwf
...\db
...\..\ram.asm.qmsg
...\..\ram.cbx.xml
...\..\ram.cmp.bpm
...\..\ram.cmp.cdb
...\..\ram.cmp.ecobp
...\..\ram.cmp.hdb
...\..\ram.cmp.logdb
...\..\ram.cmp.rdb
...\..\ram.cmp.tdb
...\..\ram.cmp0.ddb
...\..\ram.cmp_bb.cdb
...\..\ram.cmp_bb.hdb
...\..\ram.cmp_bb.logdb
...\..\ram.cmp_bb.rcf
...\..\ram.dbp
...\..\ram.db_info
...\..\ram.eco.cdb
...\..\ram.fit.qmsg
...\..\ram.hier_info
...\..\ram.hif
...\..\ram.map.bpm
...\..\ram.map.cdb
...\..\ram.map.ecobp
...\..\ram.map.hdb
...\..\ram.map.logdb
...\..\ram.map.qmsg
...\..\ram.map_bb.cdb
...\..\ram.map_bb.hdb
...\..\ram.map_bb.logdb
...\..\ram.pre_map.cdb
...\..\ram.pre_map.hdb
...\..\ram.psp
...\..\ram.pss
...\..\ram.rtlv.hdb
...\..\ram.rtlv_sg.cdb
...\..\ram.rtlv_sg_swap.cdb
...\..\ram.sgdiff.cdb
...\..\ram.sgdiff.hdb
...\..\ram.signalprobe.cdb
...\..\ram.sld_design_entry.sci
...\..\ram.sld_design_entry_dsc.sci
...\..\ram.syn_hier_info
...\..\ram.tan.qmsg
...\..\ram.tis_db_list.ddb
...\..\wed.wsf
...\ram.asm.rpt
...\ram.done
...\ram.fit.rpt
...\ram.fit.smsg
...\ram.fit.summary
...\ram.flow.rpt
...\ram.map.rpt
...\ram.map.summary
...\ram.pin
...\ram.pof
...\ram.qpf
...\ram.qsf
...\ram.qws
...\ram.sim.rpt
...\ram.sof
...\ram.tan.rpt
...\ram.tan.summary
...\ram.vhd
...\ram.vhd.bak
...\ram.vwf