文件名称:cpu8088
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
8088 verilog 源代码，详见V代码以及TESTBENCH仿真
相关搜索： cpu8088
(系统自动生成,下载前可以参看下载内容)
下载文件列表
cpu8088
.......\cpu8088
.......\.......\doc
.......\.......\...\alu.vsd
.......\.......\...\datapath.vsd
.......\.......\...\技术报告.wps
.......\.......\...\新建 Microsoft Visio 绘图.vsd
.......\.......\...\测试文档.wps
.......\.......\...\绘图1.vsd
.......\.......\...\绘图2.vsd
.......\.......\...\绘图3.vsd
.......\.......\...\绘图4.vsd
.......\.......\...\绘图5.vsd
.......\.......\...\绘图6.vsd
.......\.......\...\绘图7.vsd
.......\.......\...\绘图8.vsd
.......\.......\msim
.......\.......\....\compile.do
.......\.......\....\cpu.f
.......\.......\....\cpu.mpf
.......\.......\....\cpu.vbs
.......\.......\....\cpu88.fsdb
.......\.......\....\debussy.exeLog
.......\.......\....\..............\compiler.log
.......\.......\....\..............\debussy.exe.cmd
.......\.......\....\..............\debussy.rc
.......\.......\....\..............\ToNetlist.log
.......\.......\....\..............\turbo.log
.......\.......\....\debussy.rc
.......\.......\....\do.do
.......\.......\....\memfile.dat
.......\.......\....\modelsim_vsim.log
.......\.......\....\sim.do
.......\.......\....\testwave.do
.......\.......\....\transcript
.......\.......\....\virtuals.do
.......\.......\....\vsim.wlf
.......\.......\....\work
.......\.......\....\....\alu
.......\.......\....\....\...\verilog.asm
.......\.......\....\....\...\_primary.dat
.......\.......\....\....\...\_primary.vhd
.......\.......\....\....\a_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\biu
.......\.......\....\....\...\verilog.asm
.......\.......\....\....\...\_primary.dat
.......\.......\....\....\...\_primary.vhd
.......\.......\....\....\biufsm
.......\.......\....\....\......\verilog.asm
.......\.......\....\....\......\_primary.dat
.......\.......\....\....\......\_primary.vhd
.......\.......\....\....\cpu88
.......\.......\....\....\.....\verilog.asm
.......\.......\....\....\.....\_primary.dat
.......\.......\....\....\.....\_primary.vhd
.......\.......\....\....\datapath
.......\.......\....\....\........\verilog.asm
.......\.......\....\....\........\_primary.dat
.......\.......\....\....\........\_primary.vhd
.......\.......\....\....\dataregfile
.......\.......\....\....\...........\verilog.asm
.......\.......\....\....\...........\_primary.dat
.......\.......\....\....\...........\_primary.vhd
.......\.......\....\....\divider
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\d_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\formatter
.......\.......\....\....\.........\verilog.asm
.......\.......\....\....\.........\_primary.dat
.......\.......\....\....\.........\_primary.vhd
.......\.......\....\....\instr_queue
.......\.......\....\....\...........\verilog.asm
.......\.......\....\....\...........\_primary.dat
.......\.......\....\....\...........\_primary.vhd
.......\.......\....\....\ipregister
.......\.......\....\....\..........\verilog.asm
.......\.......\....\....\..........\_primary.dat
.......\.......\....\....\..........\_primary.vhd
.......\.......\....\....\multiplier
.......\.......\....\....\..........\verilog.asm
.......\.......\....\....\..........\_primary.dat
.......\.......\....\....\..........\_primary.vhd
.......\.......\....\....\m_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\n_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\proc
.......\.......\....\....\....\verilog.asm
.......\cpu8088
.......\.......\doc
.......\.......\...\alu.vsd
.......\.......\...\datapath.vsd
.......\.......\...\技术报告.wps
.......\.......\...\新建 Microsoft Visio 绘图.vsd
.......\.......\...\测试文档.wps
.......\.......\...\绘图1.vsd
.......\.......\...\绘图2.vsd
.......\.......\...\绘图3.vsd
.......\.......\...\绘图4.vsd
.......\.......\...\绘图5.vsd
.......\.......\...\绘图6.vsd
.......\.......\...\绘图7.vsd
.......\.......\...\绘图8.vsd
.......\.......\msim
.......\.......\....\compile.do
.......\.......\....\cpu.f
.......\.......\....\cpu.mpf
.......\.......\....\cpu.vbs
.......\.......\....\cpu88.fsdb
.......\.......\....\debussy.exeLog
.......\.......\....\..............\compiler.log
.......\.......\....\..............\debussy.exe.cmd
.......\.......\....\..............\debussy.rc
.......\.......\....\..............\ToNetlist.log
.......\.......\....\..............\turbo.log
.......\.......\....\debussy.rc
.......\.......\....\do.do
.......\.......\....\memfile.dat
.......\.......\....\modelsim_vsim.log
.......\.......\....\sim.do
.......\.......\....\testwave.do
.......\.......\....\transcript
.......\.......\....\virtuals.do
.......\.......\....\vsim.wlf
.......\.......\....\work
.......\.......\....\....\alu
.......\.......\....\....\...\verilog.asm
.......\.......\....\....\...\_primary.dat
.......\.......\....\....\...\_primary.vhd
.......\.......\....\....\a_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\biu
.......\.......\....\....\...\verilog.asm
.......\.......\....\....\...\_primary.dat
.......\.......\....\....\...\_primary.vhd
.......\.......\....\....\biufsm
.......\.......\....\....\......\verilog.asm
.......\.......\....\....\......\_primary.dat
.......\.......\....\....\......\_primary.vhd
.......\.......\....\....\cpu88
.......\.......\....\....\.....\verilog.asm
.......\.......\....\....\.....\_primary.dat
.......\.......\....\....\.....\_primary.vhd
.......\.......\....\....\datapath
.......\.......\....\....\........\verilog.asm
.......\.......\....\....\........\_primary.dat
.......\.......\....\....\........\_primary.vhd
.......\.......\....\....\dataregfile
.......\.......\....\....\...........\verilog.asm
.......\.......\....\....\...........\_primary.dat
.......\.......\....\....\...........\_primary.vhd
.......\.......\....\....\divider
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\d_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\formatter
.......\.......\....\....\.........\verilog.asm
.......\.......\....\....\.........\_primary.dat
.......\.......\....\....\.........\_primary.vhd
.......\.......\....\....\instr_queue
.......\.......\....\....\...........\verilog.asm
.......\.......\....\....\...........\_primary.dat
.......\.......\....\....\...........\_primary.vhd
.......\.......\....\....\ipregister
.......\.......\....\....\..........\verilog.asm
.......\.......\....\....\..........\_primary.dat
.......\.......\....\....\..........\_primary.vhd
.......\.......\....\....\multiplier
.......\.......\....\....\..........\verilog.asm
.......\.......\....\....\..........\_primary.dat
.......\.......\....\....\..........\_primary.vhd
.......\.......\....\....\m_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\n_table
.......\.......\....\....\.......\verilog.asm
.......\.......\....\....\.......\_primary.dat
.......\.......\....\....\.......\_primary.vhd
.......\.......\....\....\proc
.......\.......\....\....\....\verilog.asm