[VHDL编程] FSK调制解调

说明：用Verilog语言 在 Quarters 平台 实现FSK调制与解调(The realization of FSK modulation and demodulation on the Quarters platform in Verilog language)
<hbxhxzdw> 在 2024-12-28 上传 | 大小：8.74mb | 下载：0

[VHDL编程] kdtree-scala-master

说明：Kd tree implementation in scala spark language
<musaje> 在 2024-12-28 上传 | 大小：15kb | 下载：0

[VHDL编程] AXI-HP-ZYNQ

说明：用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write D
<刘小娃> 在 2024-12-28 上传 | 大小：31.02mb | 下载：0

[VHDL编程] fenpin4

说明：使用fpga实现四分频，将单一频率信号的频率降低为原来的1/4。(Using FPGA to achieve four frequency division, the frequency of a single frequency signal is reduced to the original 1/4.)
<新手玩家> 在 2024-12-28 上传 | 大小：88kb | 下载：0

[VHDL编程] fft2_core

说明：两点的fft实现及仿真 基于altera公司的cycloneⅣ(The FFT implementation and Simulation of two points are based on the cyclone IV of Altera company)
<fxc123> 在 2024-12-28 上传 | 大小：3.38mb | 下载：0

[VHDL编程] DDR3_controler

说明：s6和k7 fpga的ddr3 ip控制器使用说明；(S6 and K7 FPGA DDR3 IP controller use instructions)
<葫芦娃的说> 在 2024-12-28 上传 | 大小：15.82mb | 下载：0

[VHDL编程] uart_test

说明：用verilog实现的一款232协议的源码，支持光纤传输，IO通道传输等等传输方式。(Verilog implementation of a 232 protocol source code, support fiber transmission, IO channel transmission and so on transmission.)
<GRWEIZ> 在 2024-12-28 上传 | 大小：1.19mb | 下载：0

[VHDL编程] bist pattern generator

说明：document of bist with low power generator
<vankay> 在 2024-12-28 上传 | 大小：1.73mb | 下载：0

[VHDL编程] gtx_aurora_zc706_example

说明：Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议，通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式，以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high
<独白惠茹> 在 2024-12-28 上传 | 大小：33.16mb | 下载：1

[VHDL编程] gtx_aurora_zc706_clock_module

说明：对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
<独白惠茹> 在 2024-12-28 上传 | 大小：2kb | 下载：0

[VHDL编程] rocetech- 加密方法

说明：FPGA加密主要有 1.配合第三方加密芯片（如ds180等，通过控制程序复位使能实现） 2.自带加密逻辑硬核(如5/6/7系列中的BbRAM和eFUSE存储密钥实现) 主要讲述一下如何用自带的IP进行加密逻辑。(FPGA encryption mainly 1. With third-party encryption chip (such as ds180, etc., reset by controlling the prog
<独白惠茹> 在 2024-12-28 上传 | 大小：592kb | 下载：0

[VHDL编程] ug835-vivado-tcl-commands

说明：Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看在Vivado上，Tcl已经成为唯一支持的脚本，此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports devel
<独白惠茹> 在 2024-12-28 上传 | 大小：6.85mb | 下载：0