[VHDL编程] divider13

说明：这是一个13分频器，可以进输进来的信号进行13分频后输出-This is a 13 frequency divider which can transfer the input clock signal into a 1/13 clock signal.
<陈楠> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] divider8

说明：这是一个8分频器，可以将输进来的信号进行8分频后输出-This is a 8 frequency divider which can transfer the input clock signal into 1/8 clock
<陈楠> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] divider256

说明：这是一个2至256分频器，可以将输进来的信号进行2至256次分频后输出，分频器的大小可选-This is a 2 to 256 frequency divider which can transfer the input clock signal into 1/2 to 1/256 clock
<陈楠> 在 2025-02-07 上传 | 大小：3kb | 下载：0

[VHDL编程] ramIPcore

说明：基于quartusII的ram调用，利用FPGA自身的blockram创立ram的ip core-Based on the ram quartusII calls itself blockram created using FPGA ram' s ip core
<yuyeluo> 在 2025-02-07 上传 | 大小：728kb | 下载：0

[VHDL编程] Virtex5user-guide

说明：VIRTEX用户文档，非常适合初学者和学习xilinx原语的同志学习-VIRTEX development must the Chinese documents, very suitable for beginners to learn and learn from Comrade xilinx primitives
<wang> 在 2025-02-07 上传 | 大小：4.46mb | 下载：0

[VHDL编程] xilinx-forHDLDesigns

说明：VIRTEX原语库文件的中文文档，非常适合初学者和学习xilinx原语的同志学习-VIRTEX primitives library file Chinese documents, very suitable for beginners to learn and learn from Comrade xilinx primitives
<wang> 在 2025-02-07 上传 | 大小：1.24mb | 下载：0

[VHDL编程] xilinx-forSchematicDesigns

说明：VIRTEX原理图原语库文件的中文文档，非常适合初学者和学习xilinx原语的同志学习-VIRTEX schematic primitives library file Chinese documents, very suitable for beginners to learn and learn from Comrade xilinx primitives
<wang> 在 2025-02-07 上传 | 大小：2.37mb | 下载：0

[VHDL编程] Xilinx-language

说明：赛灵思术语词汇表，适合初学者学习研究使用，也可作为研究开发使用-Xilinx glossary of terms, suitable for beginners to learn research, can also be used as a research and development
<wang> 在 2025-02-07 上传 | 大小：267kb | 下载：0

[VHDL编程] FPGA_to_STM32

说明：FPGA与stm32进行通信的一个程序，串行通信-FPGA and a program to communicate stm32 serial communication
<郭凌云> 在 2025-02-07 上传 | 大小：201kb | 下载：0

[VHDL编程] calc

说明：一个简单的verilog计算器设计，键盘输入，数码管显示，实现加减与或运算-A simple calculator verilog design, keyboard input, digital display, Modified with OR operator
<suber> 在 2025-02-07 上传 | 大小：2.9mb | 下载：0

[VHDL编程] DDS_TLC5620

说明：DDS函数信号发生器 tlc5620 verilog-dds tlc5620 verilog
<董辉辉> 在 2025-02-07 上传 | 大小：3.66mb | 下载：0

[VHDL编程] FPGA_CPU

说明：FPGA VERILOG CPU ASIC cpu芯片设计-FPGA VERILOG CPU
<董辉辉> 在 2025-02-07 上传 | 大小：458kb | 下载：0