[VHDL编程] sources

说明：This project is made for DE2 card , that is a chronometer
<youpiyoupi> 在 2025-02-06 上传 | 大小：7kb | 下载：0

[VHDL编程] MIPS

说明：基于VHDL的百万指令处理器（MIPS）设计。-A descr iption of MIPS based on VHDL
<ZHANG Yixiang> 在 2025-02-06 上传 | 大小：404kb | 下载：0

[VHDL编程] 8051core-Verilog

说明：基于Verilog的 8051 IP核 内含 Testbench-The 8051 IP core based on Verilog
<程硕> 在 2025-02-06 上传 | 大小：51kb | 下载：0

[VHDL编程] WISHBONE-Interconnect-Matrix-IP-CORE

说明：来自opencores.org 开源IP 很好的资料，供大家学习-WISHBONE Interconnect Matrix IP CORE
<程硕> 在 2025-02-06 上传 | 大小：104kb | 下载：0

[VHDL编程] ppm_tb

说明：PPM编码器的测试文件，可以测试PPM编码是否正确-PPM encoder test file, you can test whether the correct PPM encoding
<yb> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] vga_lcd_latest.tar

说明：VGA LCD CTRL Verilog
<siviem yu> 在 2025-02-06 上传 | 大小：1.71mb | 下载：0

[VHDL编程] aib-01017-soc-fpga-overview

说明：Altera SOC platform overview for Stratix-V, ArriaV FPGA families, with ARM Cortex A9 Dual COre Hard Macro embedded. This is a seminar document, attended in May 2013
<pippo17> 在 2025-02-06 上传 | 大小：261kb | 下载：0

[VHDL编程] Altera_SoC_seminar

说明：Altera SOC Seminar November 2012
<pippo17> 在 2025-02-06 上传 | 大小：10.81mb | 下载：0

[VHDL编程] digital-clock

说明：基于FPGA的数字时钟设计，时钟可以按设定好的时间进行自动计时，FPGA板子上可以显示相应的时钟数字，是数字电路课程的一个课程设计，也是对于VHDL语言的一个熟悉过程.-FPGA-based digital clock design, the clock can be a good time to set automatic timing, FPGA board clock can display the corresponding f
<李源码> 在 2025-02-06 上传 | 大小：330kb | 下载：0

[VHDL编程] digtal_clock

说明：FPGA实现数字钟VHDL语言编写,包涵整点报时，清零，调时调分等功能-FPGA digital clock VHDL language, includes the whole point timekeeping, cleared when the transfer function of adjusting grading
<sorghumho> 在 2025-02-06 上传 | 大小：1.32mb | 下载：0

[VHDL编程] fpgaaixin

说明：fpga实现爱心，verilog语言编写，采用的是cylone2系列的芯片-fpga implementation of love, verilog language, uses a series of chips cylone2
<sorghumho> 在 2025-02-06 上传 | 大小：284kb | 下载：0

[VHDL编程] uart-to-GPIO.vhd

说明：-- Filename ﹕ uart.vhd -- Author ﹕ZRtech -- Descr iption ﹕串口接收与发送程序 -- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证-- 程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位-- 8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，
<hj> 在 2025-02-06 上传 | 大小：3kb | 下载：0