[VHDL编程] source

说明：Single Channel LVDS Tx - Source Code-Single Channel LVDS Tx- Source Code
<gtkenspeed> 在 2025-02-06 上传 | 大小：6kb | 下载：1

[VHDL编程] piano

说明：piano musical con la 5 octava
<edgar> 在 2025-02-06 上传 | 大小：805kb | 下载：0

[VHDL编程] hoy

说明：es la practica de laboratorio 1
<edgar> 在 2025-02-06 上传 | 大小：96kb | 下载：0

[VHDL编程] frecuenciometro

说明：es la practica de laboratorio 1
<edgar> 在 2025-02-06 上传 | 大小：11kb | 下载：0

[VHDL编程] pprobar

说明：ES A PRACRICA 2 DEL LABORATORIO DE DIGITAL
<edgar> 在 2025-02-06 上传 | 大小：11kb | 下载：0

[VHDL编程] practica1

说明：ESTA ES LA DECIMO CUARTA PRACTICA DE LAB 1
<edgar> 在 2025-02-06 上传 | 大小：6kb | 下载：0

[VHDL编程] led

说明：是基于VERILOG的LED灯控制很简单的-LED lights are controlled based VERILOG very simple
<he> 在 2025-02-06 上传 | 大小：36kb | 下载：0

[VHDL编程] BI08D708048AD_V1_IPCore

说明：基于SDRAM+CPLD+STM32的VGA显示的-SDRAM+ CPLD+ STM32 VGA-based displays
<he> 在 2025-02-06 上传 | 大小：9kb | 下载：0

[VHDL编程] cordic_IP_EP1C

说明：verilog编写的调用cordicIP核实现sin信号的完整工程-call cordicIP sin signal to achieve complete nuclear engineering verilog prepared
<zhangfu> 在 2025-02-06 上传 | 大小：9.62mb | 下载：0

[VHDL编程] cycloneiii_3c16_signal

说明：基于FPGA，DDS原理的双路正弦波信号发生器，含有与msp430通信模块程序。-Based on FPGA, DDS principle of dual sine wave signal generator, communication modules contain msp430 procedures.
<王佳兴> 在 2025-02-06 上传 | 大小：11.92mb | 下载：0

[VHDL编程] SCHK

说明：10位序列检测器，有序列产生，分频器，按键消抖，序列检测，数码管扫描等几个模块构成，设计天津工业大学课程设计-10 sequence detector with sequence generation, dividers, key debounce, sequence detection, digital scanning, and several other modules, curriculum design, Tianjin Po
<ai> 在 2025-02-06 上传 | 大小：16.38mb | 下载：1

[VHDL编程] chap1

说明：《VHDL编程实例》一书的范例文件,第一章内容-" VHDL programming examples," a book of sample files, the first chapter
<kangyi> 在 2025-02-06 上传 | 大小：1kb | 下载：0