[VHDL编程] Puzzle

说明：一个用verilog编写的VGA显示拼图游戏，本程序基于Xilinx的Basys2开发板，图像存储于ROM中-A VGA display jigsaw puzzle with verilog written, the program is based on the Basys2 Xilinx development boards, the image is stored in ROM
<Zic> 在 2025-03-15 上传 | 大小：11.36mb | 下载：0

[VHDL编程] i2c

说明：基于verilog的i2c总线协议Based on the i2c bus protocol verilog-Based on the i2c bus protocol verilog
<Zic> 在 2025-03-15 上传 | 大小：240kb | 下载：0

[VHDL编程] white

说明：基于verilog的VGA白屏测试程序，可在xilinx的basys2开发板上直接运行-Verilog VGA-based black and white test program can be run directly on the basys2 xilinx development board
<Zic> 在 2025-03-15 上传 | 大小：158kb | 下载：0

[VHDL编程] FPGA_uart

说明：利用FPGA实现串口数据和电脑之间的相互发送和接收-Using FPGA to achieve mutually send and receive serial data between computer
<11223> 在 2025-03-15 上传 | 大小：266kb | 下载：0

[VHDL编程] digital_clock

说明：FPGA数字时钟，基于verilogHDL-FPGA digital clock, based verilogHDL
<童文飞> 在 2025-03-15 上传 | 大小：3.81mb | 下载：0

[VHDL编程] elevator

说明：电梯控制系统 （1） 电梯有14层，复位后停在地下一层，即0层。 （2） 通过置数功能，可以设定现在所处楼层数。 （3） 设置好想要到的楼层后按下up或down开关，up或down相应指示灯点亮，电梯运行。 （4） 在电梯运行过程中，相应楼层指示灯点亮，数码管显示楼层数，到达目的楼层后，停止指示灯点亮，up或down指示灯熄灭。 （5） 电梯每1秒上升或下降一层。 -elevator control system
<cici> 在 2025-03-15 上传 | 大小：609kb | 下载：0

[VHDL编程] c_motor

说明：vhdl实现的直流电机控制器 通用程序 对不同fpga/cpld，可能需要修改部分源代码。-vhdl to DC motor controller General Procedure Different fpga/cpld, may need to modify some of the source code.
<李时针> 在 2025-03-15 上传 | 大小：3kb | 下载：0

[VHDL编程] ComplexMult

说明：xilinx 复数乘法ip核调用 含测试程序 vhdl语言-xilinx ip nuclear complex multiplication vhdl language calling with test procedures
<bambod> 在 2025-03-15 上传 | 大小：656kb | 下载：0

[VHDL编程] Divider

说明：xilinx 除法ip核调用 含测试程序 vhdl语言-xilinx ip nuclear division calls including test procedures vhdl language
<bambod> 在 2025-03-15 上传 | 大小：4.21mb | 下载：0

[VHDL编程] Quartus-II-13.1-and-Verilog

说明：Quartus II 13.1的安装破解及第一个Verilog 程序的实现。-Quartus II 13.1 installation and the first to achieve break Verilog program.
<xiaoqiao> 在 2025-03-15 上传 | 大小：3.39mb | 下载：0

[VHDL编程] naozhong

说明：闹钟程序，可以用来设置闹铃，并会报警，提示你时间-can set a clock and warming time
<xy> 在 2025-03-15 上传 | 大小：500kb | 下载：0

[VHDL编程] Mold-sixty-counter

说明：基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.
<> 在 2025-03-15 上传 | 大小：4kb | 下载：1