资源列表
[VHDL编程] 11053022286676
说明:基于 MATLAB/DSP Builder DSP 可控正弦信号发生器设计-MATLAB/DSP Builder DSP controlled sinusoidal signal generator design<ludlow> 在 2025-02-04 上传 | 大小:485kb | 下载:0
[VHDL编程] modelsim-book
说明:modelsim仿真教程,教你如何使用modelsim的简明教程。-modelsim simulation tutorial to teach you how to use a simple tutorial modelsim.<ludlow> 在 2025-02-04 上传 | 大小:334kb | 下载:0
[VHDL编程] ASS2_bench
说明:Verilog HDL for IRDA transmitter by DE2 board using Altera Cyclone II Quartus-Verilog HDL for IRDA transmitter by DE2 board using Altera Cyclone II QuartusII<davide> 在 2025-02-04 上传 | 大小:1.01mb | 下载:0
[VHDL编程] led_state3
说明:verilog 三段式LED,有益于参考学习状态机!-verilog led three state<xiao> 在 2025-02-04 上传 | 大小:212kb | 下载:0
[VHDL编程] async_fifo-and-verilog
说明:异步fifo的详细原理分析说明及verilog源代码,经典推荐!-Detailed descr iption of the principles and analysis of asynchronous fifo verilog source code, the classic recommendation!<雨茗> 在 2025-02-04 上传 | 大小:12kb | 下载:0
[VHDL编程] 6f041ed721eb
说明:简单的dsp与fpga接口代码。emif-Dsp and fpga simple interface code. emif<ninny> 在 2025-02-04 上传 | 大小:1.09mb | 下载:0
[VHDL编程] Crack_QII_13.1_Windows
说明:采用骏龙科技这个13.1新版本破解器.对于已经用了老版本破解器的网友,请把bin和bin64下的sys_cpt.dll删除,然后把sys_cpt.dll.bak名字改成sys_cpt.dll,也就是先恢复正版,然后用这个破解器破解。注意老的license文件也要删除,改用这个新版本破解器附带的license-Cytech Technology 13.1 using the new version of this cracker. Has<steven> 在 2025-02-04 上传 | 大小:173kb | 下载:0